首頁　 資訊　 商機 　 下載　 拆解 　 高校　 招聘 　 雜志　 會展　 EETV　 百科 　 問答　 電路圖　 工程師手冊 　 Datasheet　 100例 　 活動中心　 E周刊閱讀 　 樣片申請
EEPW首頁 >> 主題列表 >> mcu-fpga

Altera發(fā)售業(yè)界最快、具有背板功能收發(fā)器的Stratix V FPGA

  •         2012年8月1號，北京——Altera公司(Nasdaq: ALTR)今天宣布，開始批量發(fā)售FPGA業(yè)界性能最好、具有背板功能的收發(fā)器。Altera的Stratix® V FPGA是業(yè)界唯一能夠提供14.1 Gbps收發(fā)器帶寬的FPGA，也是唯一支持最新一代光纖通道協(xié)議(16GFC)的FPGA。背板、交換機、數(shù)據(jù)中心、云計算應(yīng)用、測試測量系統(tǒng)以及存儲區(qū)域網(wǎng)的開發(fā)人員采用Altera最新一
  • 關(guān)鍵字： Altera  FPGA  

利用FPGA搭建高等級視頻監(jiān)控系統(tǒng)

  • 標(biāo)簽：HD PCB全視頻幀速率下的高分辨率(HD)安全監(jiān)控處理系統(tǒng)對處理器件的要求越來越高，單芯片DSP處理已經(jīng)無法適應(yīng)，多芯片、多核或者CPU+DSP的方式雖然在某些情況下能夠滿足需求，但其在PCB成本、系統(tǒng)資源占用以及
  • 關(guān)鍵字： 視頻  監(jiān)控系統(tǒng)  高等級  搭建  FPGA  利用  

MCU電源設(shè)計中LM2576的應(yīng)用介紹

  • 嵌入式控制系統(tǒng)的MCU一般都需要一個穩(wěn)定的工作電壓才能可靠工作。而設(shè)計者多習(xí)慣采用線性穩(wěn)壓器件(如78xx系列三端穩(wěn)壓器件)作為電壓調(diào)節(jié)和 穩(wěn)壓器件來將較高的直流電壓轉(zhuǎn)變MCU所需的工作電壓。這種線性穩(wěn)壓電源的線性
  • 關(guān)鍵字： 應(yīng)用  介紹  LM2576  設(shè)計  電源  MCU  

基于FPGA的34位串行編碼信號設(shè)計與實現(xiàn)

  • 摘要：為實現(xiàn)某專用接口裝置的接口功能檢測，文中詳細地介紹了一種34位串行碼的編碼方式，并基于FPGA芯片設(shè)計了該類型編碼的接收、發(fā)送電路。重點分析了電路各模塊的設(shè)計思路。電路采用SOPC模塊作為中心控制器，設(shè)計
  • 關(guān)鍵字： FPGA  串行  編碼  信號設(shè)計    

基于FPGA的DDC設(shè)計及仿真

  • 摘要：在軟件無線電數(shù)字接收機中，從AD前端采集過來的數(shù)字信號頻率高達72 MHz，如此高的頻率使得后端DSP不能直接完成相關(guān)的數(shù)字信號處理任務(wù)。因此合理的設(shè)計基于FPGA的DDC，以降低數(shù)字信號頻率，方便后端DSP實時完成
  • 關(guān)鍵字： FPGA  DDC  仿真    

基于FPGA部分動態(tài)可重構(gòu)的信號解調(diào)系統(tǒng)的實現(xiàn)

  • 摘要：針對調(diào)制樣式在不同環(huán)境下的變化，采用了FPGA部分動態(tài)可重構(gòu)的新方法，通過對不同調(diào)制樣式信號的解調(diào)模塊的動態(tài)加載，來實現(xiàn)了不同環(huán)境下針對不同調(diào)制樣式的解調(diào)這種方式比傳統(tǒng)的設(shè)計方式具有更高的靈活性、可
  • 關(guān)鍵字： FPGA  部分動態(tài)可重構(gòu)  信號解調(diào)系統(tǒng)    

日本西野：“利用電容器防止純電動汽車發(fā)生起火事故”

汽車為超級電容器行業(yè)帶來變革

MP3數(shù)字播放機系統(tǒng)的FPGA設(shè)計介紹

  • MP3數(shù)字播放機系統(tǒng)的FPGA設(shè)計介紹,1 引 言

    MPEG（活動影像專業(yè)人員組織）是為數(shù)字音頻確定單一編碼和解碼（壓縮/解壓縮）方法于1988年建立的。1992年，國際標(biāo)準(zhǔn)組織（ISO）和國際電工委員會（IEC）為音頻和視頻編碼建立了MPEG1（ISO/IEC11172）標(biāo)準(zhǔn)
  • 關(guān)鍵字： 設(shè)計  介紹  FPGA  系統(tǒng)  數(shù)字  播放機  MP3  

FPGA時序收斂分析

  • FPGA時序收斂分析,您編寫的代碼是不是雖然在仿真器中表現(xiàn)正常，但是在現(xiàn)場卻斷斷續(xù)續(xù)出錯?要不然就是有可能在您使用更高版本的工具鏈進行編譯時，它開始出錯。您檢查自己的測試平臺，并確認測試已經(jīng)做到 100% 的完全覆蓋，而且所有測試
  • 關(guān)鍵字： 分析  收斂  時序  FPGA  

基于VHDL和FPGA的多種分頻實現(xiàn)方法介紹

  • 基于VHDL和FPGA的多種分頻實現(xiàn)方法介紹,分頻器是數(shù)字系統(tǒng)設(shè)計中的基本電路，根據(jù)不同設(shè)計的需要，我們會遇到偶數(shù)分頻、奇數(shù)分頻、半整數(shù)分頻等，有時要求等占空比，有時要求非等占空比。在同一個設(shè)計中有時要求多種形式的分頻。通常由計數(shù)器或計數(shù)器的級聯(lián)
  • 關(guān)鍵字： 方法  介紹  實現(xiàn)  多種  VHDL  FPGA  基于  

基于FPGA的雙模式光伏電池測試儀

  • 摘要：為了解決傳統(tǒng)的光伏測試儀功能單一，只能夠測量光伏電池基本參數(shù)的問題，采用了增加采樣信道，由FPGA控制采樣模式的方法，設(shè)計完成了一款雙模式的光伏電池測試儀。在完成光伏電池I-V曲線等參數(shù)測量的同時可以實
  • 關(guān)鍵字： FPGA  雙模式  光伏電池  測試儀    

一種MCU時鐘系統(tǒng)的設(shè)計

  • 時鐘系統(tǒng)是微控制器(MCU)的一個重要部分，它產(chǎn)生的時鐘信號要貫穿整個芯片。時鐘系統(tǒng)設(shè)計得好壞關(guān)系到芯片能否正常工作。在工作頻率較低的情況下，時鐘系統(tǒng)可以通過綜合產(chǎn)生，即用Verilog/VHDL語言描述電路，并用EDA
  • 關(guān)鍵字： MCU  時鐘  系統(tǒng)    

基于Verilog HDL語言的CAN總線控制器設(shè)計及驗證

  • 摘要：在此利用VerilogHDL設(shè)計了一款CAN總線控制器，首先根據(jù)協(xié)議把整個CAN總線控制器劃分為接口邏輯管理、寄...
  • 關(guān)鍵字： CAN總線  控制器  FPGA  Verilog  HDL  

單片機的干擾分析及MCU的改進

  • 通過一個儀器抗干擾處理的實踐，分析干擾形成錯誤的機理。首先對干擾進行描述，然后分析錯誤形成的可能性以及目前解決干擾問題的難點，最后提出對MCU改進的建議。關(guān)鍵詞 抗干擾 容錯 Watchdog　　長久以來，計算機
  • 關(guān)鍵字： 改進  MCU  分析  干擾  單片機  
共9875條 342/659 |‹ « 340 341 342 343 344 345 346 347 348 349 » ›|

mcu-fpga介紹

您好，目前還沒有人創(chuàng)建詞條mcu-fpga!
歡迎您創(chuàng)建該詞條，闡述對mcu-fpga的理解，并與今后在此搜索mcu-fpga的朋友們分享。    創(chuàng)建詞條

熱門主題

樹莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473