首頁　 資訊　 商機(jī) 　 下載　 拆解 　 高校　 招聘 　 雜志　 會(huì)展　 EETV　 百科 　 問答　 電路圖　 工程師手冊(cè) 　 Datasheet　 100例 　 活動(dòng)中心　 E周刊閱讀 　 樣片申請(qǐng)
EEPW首頁 >> 主題列表 >> mcu-fpga

基于FPGA的運(yùn)動(dòng)估計(jì)設(shè)計(jì)

  • 摘要：利用功能強(qiáng)大的FPGA實(shí)現(xiàn)視頻圖像的一種運(yùn)動(dòng)估計(jì)設(shè)計(jì)，采用的搜索方法是三步搜索法。在進(jìn)行方案設(shè)計(jì)時(shí)，本文采用了技術(shù)比較成熟的VHDL語言進(jìn)行設(shè)計(jì)，并使用Quartus II軟件進(jìn)行時(shí)序仿真。由仿真結(jié)果可知，無論是
  • 關(guān)鍵字： FPGA  運(yùn)動(dòng)估計(jì)    

通信領(lǐng)域采用FPGA芯片嵌入式系統(tǒng)分析方案

  • 1.引言由于FPGA 良好的可編程性和優(yōu)越的性能表現(xiàn)，當(dāng)前液晶拼接屏幕采用FPGA 芯片的嵌入式系統(tǒng)數(shù)量呈現(xiàn)迅速增加的趨勢(shì)，特別是在需要進(jìn)行大規(guī)模運(yùn)算的通信領(lǐng)域。目前FPGA 配置數(shù)據(jù)一般使用基于SRAM 的存儲(chǔ)方式，掉電
  • 關(guān)鍵字： FPGA  通信領(lǐng)域  嵌入式  方案    

基于FPGA的腦機(jī)接口系統(tǒng)方案

  • 腦機(jī)接口BCI(Brain Computer Interface)是一種新穎的人機(jī)接口方式。它的定義是：不依賴于腦的正常輸出通路(外周神經(jīng)系統(tǒng)及肌肉組織)的腦-機(jī)(計(jì)算機(jī)或其他裝置)通訊系統(tǒng)[1]。液晶面板走勢(shì)要實(shí)現(xiàn)腦機(jī)接口，必須有一種能
  • 關(guān)鍵字： FPGA  腦機(jī)接口  系統(tǒng)方案    

基于FPGA的電梯控制器系統(tǒng)設(shè)計(jì)方案

  • 本文首先提出了一種基于有限狀態(tài)機(jī)的電梯控制器算法，然后根據(jù)該算法設(shè)計(jì)了一個(gè)三層電梯控制器，該電梯控制器的正確性經(jīng)過了仿真驗(yàn)證和硬件平臺(tái)的驗(yàn)證。本文的電梯控制器設(shè)計(jì)，結(jié)合了深圳信息職業(yè)技術(shù)學(xué)院的實(shí)際電梯
  • 關(guān)鍵字： FPGA  電梯控制器  系統(tǒng)設(shè)計(jì)  方案    

單片機(jī)與FPGA在信號(hào)測(cè)試中的重要作用解析方案

  • 1 引言在學(xué)習(xí)《電子線路》、《信號(hào)處理》等電子類課程時(shí)，高校學(xué)生只是從理論上理解真正的信號(hào)特征。不能真正了解或觀察測(cè)試某些信號(hào)。而幅頻特性和相頻特性是信號(hào)最基本的特征.這里提出了基于單片機(jī)和FPGA的頻率特性
  • 關(guān)鍵字： FPGA  單片機(jī)  信號(hào)測(cè)試  方案    

基于FPGA實(shí)現(xiàn)固定倍率的圖像縮放

  • 摘要：基于FPGA硬件實(shí)現(xiàn)固定倍率的圖像縮放，將2維卷積運(yùn)算分解成2次1維卷積運(yùn)算，對(duì)輸入原始圖像像素先進(jìn)行行方向的卷積，再進(jìn)行列方向的卷積，從而得到輸出圖像像素。把圖像縮放過程設(shè)計(jì)為一個(gè)單元體的循環(huán)過程，在
  • 關(guān)鍵字： FPGA  倍率  圖像    

單片機(jī)與FPGA實(shí)現(xiàn)等精度頻率測(cè)量和IDDS技術(shù)設(shè)計(jì)方案

  • O.引言本系統(tǒng)利用單片機(jī)和FPGA有效的結(jié)合起來共同實(shí)現(xiàn)等精度頻率測(cè)量和IDDS技術(shù)，發(fā)揮各自的優(yōu)點(diǎn)，使設(shè)計(jì)變得 ...
  • 關(guān)鍵字： 單片機(jī)  FPGA  頻率測(cè)量  IDDS技術(shù)  

基于ARM和FPGA的時(shí)間同步儀控制單元設(shè)計(jì)

  • 基于ARM和FPGA的時(shí)間同步儀控制單元設(shè)計(jì),摘要 以時(shí)間同步儀的功能為出發(fā)點(diǎn)，設(shè)計(jì)了基于ARM和FPGA的控制系統(tǒng)，該系統(tǒng)以ARM芯片S3C2440A為控制核心，在FPGA芯片XCS30的輔助控制下，完成了時(shí)間同步儀系統(tǒng)的人機(jī)交互、參數(shù)設(shè)定、電文處理、遠(yuǎn)程控制等功能。通
  • 關(guān)鍵字： 控制  單元  設(shè)計(jì)  同步  時(shí)間  ARM  FPGA  基于  

電力線仿真系統(tǒng)的FPGA設(shè)計(jì)與實(shí)現(xiàn)

  • 摘要 電力線通信設(shè)備的研發(fā)需要一種標(biāo)準(zhǔn)化的測(cè)試平臺(tái)對(duì)電力線信道進(jìn)行實(shí)時(shí)仿真，通過信道傳輸特性和各種噪聲進(jìn)行全面的測(cè)試和驗(yàn)證，而目前缺乏這樣的平臺(tái)。文中對(duì)電力線信道傳輸特性和噪聲進(jìn)行了深入研究，并在此基礎(chǔ)
  • 關(guān)鍵字： 設(shè)計(jì)  實(shí)現(xiàn)  FPGA  系統(tǒng)  仿真  電力線  

單片機(jī)與FPGA實(shí)現(xiàn)等精度頻率測(cè)量和IDDS技術(shù)設(shè)計(jì)方

  • O.引言本系統(tǒng)利用單片機(jī)和FPGA有效的結(jié)合起來共同實(shí)現(xiàn)等精度頻率測(cè)量和IDDS技術(shù)，發(fā)揮各自的優(yōu)點(diǎn)，使設(shè)計(jì)變得更加容易和靈活，并具有頻率測(cè)量范圍寬、產(chǎn)生的波形頻率分辨率高及精度大等特點(diǎn)。系統(tǒng)方便靈活，測(cè)量精度
  • 關(guān)鍵字： FPGA  IDDS  單片機(jī)  等精度頻率測(cè)量    

一種基于FPGA的慢門限恒虛警處理電路設(shè)計(jì)

  • 摘要 雷達(dá)信號(hào)的檢測(cè)多是在干擾背景下進(jìn)行，如何從干擾中提取目標(biāo)信號(hào)，不僅要求有一定的信噪比，而且必需有恒虛警處理設(shè)備。恒虛警處理是雷達(dá)信號(hào)處理的重要組成部分，慢門限恒虛警處理主要是針對(duì)接收機(jī)熱噪聲，文中
  • 關(guān)鍵字： FPGA  慢門限  恒虛警處理  電路設(shè)計(jì)    

基于FPGA的高速數(shù)據(jù)采集控制模塊設(shè)計(jì)

  • 摘要 以Spartan-3E系列FPGA為核心控制模塊，結(jié)合AD10242模數(shù)轉(zhuǎn)換芯片和MXP-123MD-F光收發(fā)模塊，實(shí)現(xiàn)了高速數(shù)據(jù)采集和光纖傳輸 其中FPGA用于實(shí)現(xiàn)數(shù)據(jù)控制、雙口RAM和8B／10B編解碼等功能。該數(shù)據(jù)采集控制模塊具有性能
  • 關(guān)鍵字： FPGA  高速數(shù)據(jù)  采集控制  模塊設(shè)計(jì)    

基于FPGA的OLED真彩色顯示的實(shí)現(xiàn)

  • 摘要 利用FPGA控制模塊，設(shè)計(jì)了OLED真彩色動(dòng)態(tài)圖像驅(qū)動(dòng)控制電路。介紹采用FPGA實(shí)現(xiàn)OLED外圍控制電路和256級(jí)灰度的方法，并分析電路中模塊的作用及整個(gè)電路的工作過程。電路系統(tǒng)采用基于Altera公司的FPCA技術(shù)進(jìn)行設(shè)計(jì)
  • 關(guān)鍵字： FPGA  OLED  彩色顯示    

FTF2012零距離之長(zhǎng)焦、微距與思考

  • 2012年飛思卡爾技術(shù)論壇（FTF2012）已經(jīng)過去一周了，在腦海里反復(fù)整理三天時(shí)間里自己看到、聽到的內(nèi)容，再結(jié)合對(duì)飛思卡爾公司的了解，匯總到一起，希望能從不同的角度為大家構(gòu)建一個(gè)相對(duì)完整的飛思卡爾及部分產(chǎn)業(yè)發(fā)展趨勢(shì)。
  • 關(guān)鍵字： FTF，飛思卡爾，ARM，處理器，MCU  

基于FPGA的二取二總線數(shù)據(jù)比較器

  • 摘要：基于FPGA的二取二總線數(shù)據(jù)比較器實(shí)現(xiàn)聯(lián)鎖邏輯運(yùn)算的兩塊CPU板總線數(shù)據(jù)的實(shí)時(shí)校核。在兩條總線數(shù)據(jù)比較一致且總線數(shù)據(jù)的CRC校核通過時(shí)兩個(gè)FPGA分別輸出互為反相的動(dòng)態(tài)脈沖，板上驅(qū)動(dòng)電路輸出信號(hào)控制板外供電繼電器對(duì)聯(lián)鎖系統(tǒng)驅(qū)動(dòng)單元供電，否則通過停止輸出動(dòng)態(tài)脈沖在50ms內(nèi)切斷供電繼電器。
  • 關(guān)鍵字： FPGA  CPU  201206  
共9875條 349/659 |‹ « 347 348 349 350 351 352 353 354 355 356 » ›|

mcu-fpga介紹

您好，目前還沒有人創(chuàng)建詞條mcu-fpga!
歡迎您創(chuàng)建該詞條，闡述對(duì)mcu-fpga的理解，并與今后在此搜索mcu-fpga的朋友們分享。    創(chuàng)建詞條

熱門主題

樹莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì)員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
備案 京ICP備12027778號(hào)-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473