rf-fpga 文章進(jìn)入rf-fpga技術(shù)社區(qū)

FLIR借助HDL代碼生成技術(shù)加速熱成像FPGA的開發(fā)

MathWorks 于本日宣布，F(xiàn)LIR Systems 通過使用 MATLAB 和 HDL Coder，將熱成像 FPGA 開發(fā)過程中從概念的形成到構(gòu)建可在現(xiàn)場(chǎng)測(cè)試的原型的時(shí)間縮短了 60%。
關(guān)鍵字： MathWorks FPGA

Altera公司(NASDAQ: ALTR)日前宣布，開始成品發(fā)售28-nm FPGA系列所有三種產(chǎn)品，包括，Stratix? V、Arria? V和Cyclone? V 器件。Altera 最新發(fā)售低成本、低功耗產(chǎn)品系列中容量最大的Cyclone V FPGA，為業(yè)界樹立了新里程碑。
關(guān)鍵字： Altera FPGA 28-nm

摘要：OFDM技術(shù)是下一代移動(dòng)通信的主流技術(shù)，在信息量大，功率受限的多媒體傳感網(wǎng)的OFDM系統(tǒng)中，以突發(fā)模式傳輸數(shù)據(jù)，要求快速精確地完成定時(shí)同步。這里分析了一種應(yīng)用于OFDM系統(tǒng)中基于長(zhǎng)訓(xùn)練序列與本地序列互相關(guān)的
關(guān)鍵字： OFDM FPGA 應(yīng)用于系統(tǒng)

摘要：利用國(guó)際空間數(shù)據(jù)系統(tǒng)咨詢委員會(huì) (CCSDS)高級(jí)在軌系統(tǒng)(AOS)建議，提出了兩級(jí)復(fù)用的方案，設(shè)計(jì)了一種具有載荷數(shù)據(jù)存儲(chǔ)功能的高速實(shí)時(shí)/回放分級(jí)復(fù)接器。該方案采用FPGA技術(shù),對(duì)星上載荷輸出的數(shù)據(jù)使用了兩級(jí)全異步
關(guān)鍵字： FPGA 回放分級(jí) 復(fù)接器

摘要：本文介紹一種基于 FPGA高精度時(shí)間數(shù)字轉(zhuǎn)換電路的設(shè)計(jì)方法，利用片內(nèi)鎖相環(huán)（PLL）和環(huán)形移位寄存器，采用不高的系統(tǒng)時(shí)鐘便可得到很高的時(shí)間分辨率，且占用較少邏輯資源。可作為功能電路獨(dú)立使用，也可作為 IP核
關(guān)鍵字： FPGA 高精度電路設(shè)計(jì) 數(shù)字轉(zhuǎn)換

電子產(chǎn)品世界,為電子工程師提供全面的電子產(chǎn)品信息和行業(yè)解決方案,是電子工程師的技術(shù)中心和交流中心,是電子產(chǎn)品的市場(chǎng)中心,EEPW 20年的品牌歷史,是電子工程師的網(wǎng)絡(luò)家園
關(guān)鍵字： MIMO 波束賦形 TD-LTE測(cè)試 RF

電子產(chǎn)品世界,為電子工程師提供全面的電子產(chǎn)品信息和行業(yè)解決方案,是電子工程師的技術(shù)中心和交流中心,是電子產(chǎn)品的市場(chǎng)中心,EEPW 20年的品牌歷史,是電子工程師的網(wǎng)絡(luò)家園
關(guān)鍵字： FPGA 智能手機(jī) 差異化 Lattice I2C

?　　美國(guó)國(guó)防預(yù)先研究計(jì)劃局射頻和微波技術(shù)專家正在與6家國(guó)防企業(yè)和大學(xué)合作，開發(fā)可編程射頻前端元件，以減少軍事通信、電子戰(zhàn)和信號(hào)情報(bào)系統(tǒng)(SIGINT)的成本和開發(fā)時(shí)間。　　迄今為止，DARPA授權(quán)了6份關(guān)于“現(xiàn)場(chǎng)可編程門陣列射頻技術(shù)(RF-FPGA)”項(xiàng)目的合同。該項(xiàng)目旨在通過收發(fā)器鏈編程，跨不同應(yīng)用程序重復(fù)使用同一組射頻前端元件。從根本上講， RF-FPGA項(xiàng)目試圖將現(xiàn)場(chǎng)可編程門陣列(FPGA)在數(shù)字計(jì)算方面的成功應(yīng)用經(jīng)驗(yàn)轉(zhuǎn)移到射頻和微波技術(shù)，從而在廣泛應(yīng)用中減少
關(guān)鍵字： DARPA FPGA

在進(jìn)行FPGA設(shè)計(jì)時(shí)，有很多需要我們注意的地方。具有好的設(shè)計(jì)風(fēng)格才能做出好的設(shè)計(jì)產(chǎn)品，這一點(diǎn)是毋庸置疑的。那么，接下來，小編就帶大家一起來看看，再進(jìn)行FPGA設(shè)計(jì)時(shí)，我們都要注意哪些呢?　　一.命名風(fēng)格：　　1不
關(guān)鍵字： FPGA 電子工程師經(jīng)驗(yàn)

隨著高速數(shù)字系統(tǒng)的發(fā)展，高速串行數(shù)據(jù)被廣泛使用，內(nèi)嵌高速串行接口的FPGA也得到大量應(yīng)用，相應(yīng)的高速串行信號(hào)質(zhì)量的測(cè)試也越來越頻繁和重要。通常用示波器觀察信號(hào)波形、眼圖、抖動(dòng)來衡量信號(hào)的質(zhì)量，Xilinx提供的
關(guān)鍵字： FPGA 集成式比特誤碼率測(cè)試儀

摘要：通過分析各種偽隨機(jī)序列生成方法，提出了一種基于M 序列的連續(xù)抽樣方法，可以生成滿足自適應(yīng)光學(xué)系統(tǒng)SPGD 控制算法要求的多路、相互獨(dú)立以及服從伯努利分布的偽隨機(jī)序列。該方法適合于用FPGA 等超大規(guī)模集成
關(guān)鍵字： FPGA 偽隨機(jī)序列方法

O 引言　　近年來，隨著信息技術(shù)的發(fā)展，網(wǎng)絡(luò)化日加普遍，以太網(wǎng)被廣泛應(yīng)用到各個(gè)領(lǐng)域。例如在數(shù)據(jù)采集領(lǐng)域，一些小型監(jiān)測(cè)設(shè)備需要增加網(wǎng)絡(luò)實(shí)現(xiàn)遠(yuǎn)程數(shù)據(jù)傳輸?shù)墓δ?，只要那些設(shè)備上增加一個(gè)網(wǎng)絡(luò)接口并實(shí)現(xiàn)了TCP／IP協(xié)
關(guān)鍵字：通信 Matlab 系統(tǒng) 研究協(xié)議基于 TCP IP FPGA

摘要：本設(shè)計(jì)基于DDS原理和FPGA技術(shù)按照順序存儲(chǔ)方式，將對(duì)正弦波、方波、三角波、鋸齒波四種波形的取樣數(shù)據(jù)依次全部存儲(chǔ)在ROM波形表里，通過外接設(shè)備撥扭開關(guān)和鍵盤控制所需波形信號(hào)的輸出，最終將波形信息顯示在LC
關(guān)鍵字： FPGA DDS 信號(hào)發(fā)生器

過去，TMOEM設(shè)計(jì)的儀器都是根據(jù)某種標(biāo)準(zhǔn)完成測(cè)試過程。這樣，當(dāng)一個(gè)新的標(biāo)準(zhǔn)或修訂后的標(biāo)準(zhǔn)發(fā)布出來時(shí)，他...
關(guān)鍵字：便攜式測(cè)試設(shè)備 FPGA

如何有效的管理FPGA設(shè)計(jì)中的時(shí)序問題,　當(dāng)
　　　　二、導(dǎo)言　　FPGA的設(shè)計(jì)與高速接口技術(shù)可以幫助你滿足今天的市場(chǎng)要求，但也提出了一些有趣的設(shè)計(jì)挑戰(zhàn)。為了確保存儲(chǔ)器接口的數(shù)據(jù)傳輸準(zhǔn)確，在超過200兆赫茲以上，進(jìn)行時(shí)序分析將發(fā)揮更突出的作用，以
關(guān)鍵字：時(shí)序問題設(shè)計(jì) FPGA 有效管理如何