rf-fpga 文章進(jìn)入rf-fpga技術(shù)社區(qū)

Spansion閃存解決方案為Xilinx客戶提供更多選擇

　　全球最大的純閃存解決方案供應(yīng)商Spansion Inc.（NASDAQ：SPSN）今天宣布，其并行和串行閃存解決方案為領(lǐng)先電子元件分銷商安富利電子元件部(Avnet Electronics Marketing)發(fā)布的Xilinx® Spartan®-3A參考板提供快速啟動(dòng)時(shí)間和有效代碼執(zhí)行。該參考板上兼具備受推崇的MirrorBit® NOR GL 32 Mb閃存和低管腳數(shù)MirrorBit SPI FL 128 Mb串行閃存器件。　　“通過與安富利公司 (Av
關(guān)鍵字： Spansion Xilinx 閃存 FPGA 安富利

運(yùn)動(dòng)控制和混合信號(hào)FPGA

　　隨著電子元件的性能和集成度不斷提高而價(jià)格卻不斷降低，電子控制單元的發(fā)展正一日千里。隨著各種技術(shù)和應(yīng)用大量涌現(xiàn)，從家電領(lǐng)域到工業(yè)自動(dòng)化生產(chǎn)線，大家關(guān)注的重點(diǎn)還是在增加設(shè)計(jì)和提高電源效率的同時(shí)能減少設(shè)計(jì)、開發(fā)和整體的系統(tǒng)成本。　　與此同時(shí)，運(yùn)動(dòng)控制應(yīng)用的復(fù)雜程度也越來越高，已從簡單的開/關(guān)型控制向在高度集成環(huán)境中具備精確控制的可變速應(yīng)用發(fā)展。無論是交流、直流、有刷和無刷電機(jī)的各種控制電路主要由三部分構(gòu)成：人機(jī)界面、微控制器(MCU) 和控制邏輯。對(duì)于閉環(huán)運(yùn)動(dòng)控制，傳感器接口是外加的一個(gè)元件(圖1)。將
關(guān)鍵字： FPGA 運(yùn)動(dòng)控制 MCU 傳感器 PWM CAN QEI

Xilinx推出LogiCORE Turbo編解碼器解決方案

　　賽靈思公司（Xilinx, Inc.）推出針對(duì)LTE無線系統(tǒng)的性能優(yōu)化可編程Turbo編碼解決方案。利用Spartan® 和 Virtex®現(xiàn)場(chǎng)可編程門陣列（FPGA）嵌入的數(shù)字信號(hào)處理（DSP）能力, 新推出的Xilinx 3GPP LTE Turbo 編碼器和解碼器LogiCORE™ 產(chǎn)品提供了高達(dá)200 Mbps的吞吐能力，可滿足不斷演化的長期演進(jìn)（LTE）標(biāo)準(zhǔn)對(duì)現(xiàn)代無線系統(tǒng)提出的語音和日益增長的數(shù)據(jù)通信要求。　　Turbo碼最初專為3G無線系統(tǒng)的商用
關(guān)鍵字： Xilinx LTE Turbo FPGA DSP 編碼器解碼器

一種實(shí)時(shí)信號(hào)處理系統(tǒng)的研究和實(shí)現(xiàn)

　　引言　　近年來，實(shí)時(shí)信號(hào)處理的要求越來越高，所用系統(tǒng)要求具有處理大量數(shù)據(jù)的能力，這就要求系統(tǒng)硬件要達(dá)到很高的運(yùn)算速度，并且軟件處理程序也要盡可能優(yōu)化，以保證系統(tǒng)的實(shí)時(shí)性。本文基于FPGA和ADSP-TS101S所實(shí)現(xiàn)的一種高速數(shù)據(jù)并行處理系統(tǒng)，可以進(jìn)行實(shí)時(shí)連續(xù)波和脈沖波的處理，并將連續(xù)波的頻譜和脈沖波脈沖幅度信息、脈前時(shí)刻、脈寬及載頻打包輸出。整個(gè)系統(tǒng)的輸出延時(shí)被控制在1ms之內(nèi)。　　系統(tǒng)任務(wù)及系統(tǒng)結(jié)構(gòu) 　　系統(tǒng)任務(wù) 　　系統(tǒng)頻譜分析電路組成結(jié)構(gòu)如圖1所示。前端輸入為高頻寬帶模擬信號(hào)經(jīng)過數(shù)
關(guān)鍵字： FPGA DSP 信號(hào)處理 DMAR DMA

基于SoPC技術(shù)的傳感器非線性軟件校正的實(shí)現(xiàn)

　　0 引言　　現(xiàn)代測(cè)量系統(tǒng)中，傳感器的工作性能直接影響整個(gè)系統(tǒng)。由于受外界因素的影響，傳感器大多具有非線性特性，致使測(cè)量儀表或系統(tǒng)的輸入與輸出之間不能保證很好的線性關(guān)系。除了采取硬件補(bǔ)償電路外，對(duì)于軟件補(bǔ)償算法的研究受到更多的重視。由于受數(shù)據(jù)總線寬度和工作頻率的影響，軟件算法補(bǔ)償?shù)难芯扛嗍窃谟?jì)算機(jī)上仿真實(shí)現(xiàn)的，而現(xiàn)場(chǎng)的測(cè)量系統(tǒng)往往建立在單片微處理器的基礎(chǔ)上。微電子技術(shù)的迅速發(fā)展，使得集成電路設(shè)計(jì)和工藝技術(shù)水平得到很大的提高，片上系統(tǒng)(system on a programma-ble chip，
關(guān)鍵字： SoPC 傳感器測(cè)量 FPGA 非線性軟件校正

WIMAX系統(tǒng)中PCI接口的設(shè)計(jì)與實(shí)現(xiàn)

　　WIMAX是基于IEEE 802.16標(biāo)準(zhǔn)的寬帶無線接入城域網(wǎng)技術(shù)，根據(jù)IEEE 802. 16標(biāo)準(zhǔn)，用Verilog HDL設(shè)計(jì)了PCI接口電路。　　并在FPGA上實(shí)現(xiàn)了PCI接口的功能，重點(diǎn)描述了狀態(tài)機(jī)控制模塊的設(shè)計(jì)和仿真結(jié)果，使用EDA技術(shù)提高了開發(fā)速度，滿足了系統(tǒng)的要求。　　1. 引言　　隨著計(jì)算機(jī)控制技術(shù)在各個(gè)領(lǐng)域的深入應(yīng)用，為計(jì)算機(jī)與被控設(shè)備之間提供方便、實(shí)用通信方法的PCI(Peripheral Component Interconnection)總線
關(guān)鍵字： WiMAX PCI FPGA SOC

SiliconBlue針對(duì)超低功耗手持裝置提供創(chuàng)新的FPGA技術(shù)

　　SiliconBlue?今日發(fā)表創(chuàng)新的超低功耗單芯片F(xiàn)PGA器件，此產(chǎn)品為電池供電的消費(fèi)性電子應(yīng)用建立了業(yè)界新標(biāo)準(zhǔn)，無論是在價(jià)格、功耗、體積以及與ASIC同級(jí)的邏輯能力，都締造了前所未有的成果。此全新的單芯片 iCE? FPGA系列采用臺(tái)積電的65納米LP(Low Power, 低功率)標(biāo)準(zhǔn)CMOS工藝，整合了該公司的NVCM(Non-Volatile Configuration Memory, 非易失性配置存儲(chǔ)器) 專利技術(shù)，能減少額外使用閃存PROM(可編程只讀存儲(chǔ)器)的成
關(guān)鍵字： FPGA SiliconBlue 低功耗 CMOS PLD

Altera Nios II嵌入式評(píng)估套件榮獲技術(shù)選擇獎(jiǎng)

　　2008年6月2日北京，Altera公司宣布，Cyclone III版Nios II嵌入式評(píng)估套件獲得兩項(xiàng)2008年度技術(shù)選擇獎(jiǎng)——eg3.com的FPGA和工具類編輯選擇獎(jiǎng)和讀者選擇獎(jiǎng)。　　技術(shù)選擇獎(jiǎng)授予創(chuàng)新技術(shù)以及通過實(shí)踐努力幫助工程師應(yīng)用這些新技術(shù)的公司。技術(shù)選擇獎(jiǎng)涉及到關(guān)鍵技術(shù)領(lǐng)域，包括虛擬化技術(shù)、嵌入式處理器、嵌入式工具、FPGA和工具、無線和MicroTCA等。　　Nios II嵌入式評(píng)估套件是功能豐富的低成本平臺(tái)，以快速簡單的“動(dòng)手實(shí)踐&rdq
關(guān)鍵字： Altera Nios II 嵌入式 FPGA

纖巧型放大器可快速驅(qū)動(dòng)重電容性負(fù)載

對(duì)于一個(gè)采用±5V工作電源的運(yùn)算放大器，假設(shè)電容性負(fù)載在0V條件下起動(dòng)并以最大電流進(jìn)行充電，則峰值功率為...
關(guān)鍵字：電容性反饋放大器放大器電路快速驅(qū)動(dòng) 熱特性驅(qū)動(dòng)能力負(fù)載時(shí) 轉(zhuǎn)換速率 RF 電阻器

AD9857在DVB-T調(diào)制器系統(tǒng)中的應(yīng)用

　　歐洲提出的數(shù)字視頻地面廣播(DVB-T)采用編碼正交頻分復(fù)用COFDM(Coded Orthogonal Frequency Division Multiplexing) ,即：DVB-T COFDM。COFDM系統(tǒng)可以有效提高頻譜利用率，在時(shí)間擴(kuò)散環(huán)境中盡可能抑制因多徑傳輸而產(chǎn)生的符號(hào)間干擾和碼間干擾。選擇DVB-T標(biāo)準(zhǔn)的國家除英國、法國、西班牙、瑞典等歐洲國家外，還有澳大利亞、新西蘭、新加坡、印度等國家和地區(qū)。　　本文基于DVB-T標(biāo)準(zhǔn)設(shè)計(jì)并實(shí)現(xiàn)了一個(gè)COFDM調(diào)制器。設(shè)計(jì)中，使用了Alter
關(guān)鍵字：數(shù)字視頻 FPGA DVB-T調(diào)制器

基于FPGA的數(shù)字式光端機(jī)的研究與設(shè)計(jì)

　　引言　　目前在高速公路、交通、電子警察、監(jiān)控、安防、工業(yè)自動(dòng)化、電力、海關(guān)、水利、銀行等領(lǐng)域視頻圖像、音頻、數(shù)據(jù)、以太網(wǎng)、電話等光端機(jī)開始普遍大量應(yīng)用。　　由于數(shù)字光端機(jī)具有傳輸信號(hào)質(zhì)量高，沒有模擬調(diào)頻、調(diào)相、調(diào)幅光端機(jī)多路信號(hào)同傳時(shí)交調(diào)干擾嚴(yán)重、容易受環(huán)境干擾影響、傳輸質(zhì)量低劣、長期工作穩(wěn)定性差的缺點(diǎn)，因此許多大型重點(diǎn)工程已普遍采用數(shù)字光端機(jī)。　　系統(tǒng)框架與工作原理　　整個(gè)系統(tǒng)由核心控制模塊FPGA、音頻采樣編解碼模塊、視頻分離模塊、視頻放大模塊、視頻A/D和D/A轉(zhuǎn)換模塊、并串/串
關(guān)鍵字：光端機(jī) FPGA

AD9857在DVB-T調(diào)制器系統(tǒng)中的應(yīng)用

　　歐洲提出的數(shù)字視頻地面廣播(DVB-T)采用編碼正交頻分復(fù)用COFDM(Coded Orthogonal Frequency Division Multiplexing) ,即：DVB-T COFDM。COFDM系統(tǒng)可以有效提高頻譜利用率，在時(shí)間擴(kuò)散環(huán)境中盡可能抑制因多徑傳輸而產(chǎn)生的符號(hào)間干擾和碼間干擾。選擇DVB-T標(biāo)準(zhǔn)的國家除英國、法國、西班牙、瑞典等歐洲國家外，還有澳大利亞、新西蘭、新加坡、印度等國家和地區(qū)。　　本文基于DVB-T標(biāo)準(zhǔn)設(shè)計(jì)并實(shí)現(xiàn)了一個(gè)COFDM調(diào)制器。設(shè)計(jì)中，使用了Alter
關(guān)鍵字： FPGA DVB-T COFDM 變頻器

FSL總線IP核及其在MicoBlaze系統(tǒng)中的應(yīng)用

　　引言　　隨著半導(dǎo)體制造工藝的發(fā)展，以FPGA(現(xiàn)場(chǎng)可編程門陣列)為代表的新一代可編程邏輯器件(PLD)的邏輯資源密度不斷增加，使得可編程技術(shù)很自然地就與系統(tǒng)芯片集成技術(shù)(SoC)的結(jié)合日益緊密，并逐步成為可配置平臺(tái)技術(shù)(configurable platform)的主流。　　目前，各主要PLD廠商基于FPGA的可配置平臺(tái)雖然大都采用“微處理器十可編程邏輯”的架構(gòu)，但在開發(fā)基于FPGA的嵌入式系統(tǒng)時(shí)，卻采用了各自不同的方式來整合處理器系統(tǒng)與片上的其他邏輯資源(大多數(shù)以用
關(guān)鍵字： IP核 FSL MicoBlaze FPGA RISC OPB LMB

Altera Nios II嵌入式評(píng)估套件榮獲技術(shù)選擇獎(jiǎng)

　　Altera公司(NASDAQ: ALTR)今天宣布，Cyclone III版Nios® II嵌入式評(píng)估套件獲得兩項(xiàng)2008年度技術(shù)選擇獎(jiǎng)——eg3.com的FPGA和工具類編輯選擇獎(jiǎng)和讀者選擇獎(jiǎng)。　　技術(shù)選擇獎(jiǎng)授予創(chuàng)新技術(shù)以及通過實(shí)踐努力幫助工程師應(yīng)用這些新技術(shù)的公司。技術(shù)選擇獎(jiǎng)涉及到關(guān)鍵技術(shù)領(lǐng)域，包括虛擬化技術(shù)、嵌入式處理器、嵌入式工具、FPGA和工具、無線和MicroTCA等。　　Nios II嵌入式評(píng)估套件是功能豐富的低成
關(guān)鍵字： Altera Nios FPGA

基于FPGA的PCB測(cè)試機(jī)硬件電路設(shè)計(jì)

引言　　PCB 光板測(cè)試機(jī)基本的測(cè)試原理是歐姆定律，其測(cè)試方法是將待測(cè)試點(diǎn)間加一定的測(cè)試電壓，用譯碼電路選中PCB 板上待測(cè)試的兩點(diǎn)，獲得兩點(diǎn)間電阻值對(duì)應(yīng)的電壓信號(hào)，通過電壓比較電路，測(cè)試出兩點(diǎn)間的電阻或通斷情況。重復(fù)以上步驟多次，即可實(shí)現(xiàn)對(duì)整個(gè)電路板的測(cè)試。　　由于被測(cè)試的點(diǎn)數(shù)比較多，一般測(cè)試機(jī)都在2048點(diǎn)以上，測(cè)試控制電路比較復(fù)雜，測(cè)試點(diǎn)的查找方法以及切換方法直接影響測(cè)試機(jī)的測(cè)試速度，本文研究了基于FPGA的硬件控制系統(tǒng)設(shè)計(jì)。　　硬件控制系統(tǒng) 　　測(cè)試過程是在上位計(jì)算機(jī)的控制下，控
關(guān)鍵字： FPGA PCB 測(cè)試機(jī) 硬件電路