首頁　 資訊　 商機 　 下載　 拆解 　 高校　 招聘 　 雜志　 會展　 EETV　 百科 　 問答　 電路圖　 工程師手冊 　 Datasheet　 100例 　 活動中心　 E周刊閱讀 　 樣片申請
EEPW首頁 >> 主題列表 >> rf-fpga

低功耗FPGA設計技術

  • 一、前言　　 　　 隨著系統(tǒng)功率預算的不斷緊縮，迫切需要新型低功率元器件。對通信基礎設施而言，電路板冷卻、機箱體積小型化以及系統(tǒng)可靠性在系統(tǒng)設計中都起著重要的作用。對e-應用，電池壽命、熱耗散和小體積尺寸是主要的設計難點。選用智能器件，輔以正確的設計技巧增加了符合功率預算的可能性。盡管可編程邏輯器件（PLD）有很好的性能，然而卻以犧牲功耗為代價。Actel公司的抗熔斷型FPGA提供低功耗且高性能應用的理想解決方案。本文涵蓋Actel eX系列以及SX/SX-A系列器件，詳細描述了器件的結(jié)構特點與設計技巧。
  • 關鍵字： FPGA  低功耗  

賽靈思推出系統(tǒng)性能最高、編譯時間最快的ISE WEBPACK 9.1i設計套件

  • 可免費下載并同時支持Windows和Linux平臺的設計套件，能降低平均10%的動態(tài)功耗并提供擴展的FPGA器件支持      2007年1月30日，北京 - 全球領先的可編程邏輯解決方案提供商賽靈思公司(Xilinx, Inc.) (NASDAQ:XLNX) 日前宣布推出最新版本、可免費下載的邏輯設計套件——集成軟件環(huán)境 (ISE™) WebPACK™ 9.1i，目前用戶可立即下載使用。這一新版本包含了使用廣泛的賽靈思 ISE Foundatio
  • 關鍵字： FPGA  Linux  Windows  

FPGA與CPLD的區(qū)別

  • 管ＦＰＧＡ和ＣＰＬＤ都是可編程ＡＳＩＣ器件,有很多共同特點,但由于ＣＰＬＤ和ＦＰＧＡ結(jié)構上的差異,具有各自的特點:①ＣＰＬＤ更適合完成各種算法和組合邏輯,ＦＰ ＧＡ更適合于完成時序邏輯。換句話說,ＦＰＧＡ更適合于觸發(fā)器豐富的結(jié)構,而ＣＰＬＤ更適合于觸發(fā)器有限而乘積項豐富的結(jié)構。②ＣＰＬＤ的連續(xù)式布線結(jié)構決定了它的時序延遲是均勻的和可預測的,而ＦＰＧＡ的分段式布線結(jié)構決定了其延遲的不可預測性。 ③在編程上ＦＰＧＡ比ＣＰＬＤ具有更大的靈活性。ＣＰＬＤ通過修改具有固定內(nèi)連電路的邏輯功能來編程,ＦＰＧＡ主要通過
  • 關鍵字： CPLD  FPGA  

一種眼科B型超聲診斷議

  • 摘要：介紹一種以Winbond公司的W78E58單片機為控制核心，并采用FPGA和大容量FIFO等器件構成的眼科B型超聲診斷儀。闡述了眼科超聲診斷儀的基本原理，使用FIFO作為數(shù)據(jù)共享RAM實現(xiàn)采樣和顯示相對獨立的模塊化設計方案以及FPGA在該設計中的具體應用。 20世紀50年代初超聲探測開始應用于醫(yī)學領域至今，超聲診斷技術已有了長足的進展。超聲診斷儀更是形式多樣，型號繁多。 超聲診斷儀通常按三種方法分類，它們是：①按圖像信息的獲取方法分類，由此可分為反射法超 聲診斷儀、多普勒法超聲診斷儀和透射法超
  • 關鍵字： FPGA  醫(yī)療電子專題  

Nios II系統(tǒng)在數(shù)字式心電診監(jiān)測設備中的應用

  • （1、武漢科技學院 河北 武漢 430073；2、華中科技大學 同濟醫(yī)學院河北 武漢 430000） 1 引言心電檢測儀是醫(yī)學界運用廣泛的一種心電監(jiān)測設備，他主要由12導聯(lián)心電傳感器和心電信號處理設備兩部分組成，目前運用廣泛的數(shù)字式心電檢測儀大都是由DSP處理器外加一個單片機（MCU），通過編寫復雜的并行通訊協(xié)議來完成的，這種結(jié)構雖然有較高的精度，但硬件設計復雜，軟件編寫煩瑣，相應的開發(fā)周期長，研制成本高。本設計采用Altera公司先進的SOPC（可編程片上系統(tǒng)）解決方案--以32位Nios I
  • 關鍵字： FPGA  II  Nios  醫(yī)療電子專題  

基于FPGA的數(shù)字式心率計

  • 心率計是常用的醫(yī)學檢查設備，實時準確的心率測量在病人監(jiān)控、臨床治療及體育競賽等方面都有著廣泛的應用。心率測量包括瞬時心率測量和平均心率測量。瞬時心率不僅能夠反映心率的快慢。同時能反映心率是否勻齊；平均心率雖只能反映心率的快慢，但記錄方便，因此這兩個參數(shù)在測量時都是必要的。 　　測量心率有模擬和數(shù)字兩種方法。模擬方法是在給定的時間間隔內(nèi)計算R波（或脈搏波）的脈沖個數(shù)，然后將脈沖計數(shù)乘以一個適當?shù)某?shù)測量心率的。這種方法的缺點是測量誤差較大、元件參數(shù)調(diào)試困難、可靠性差。數(shù)字方法是先測量相鄰R波之間的時間，
  • 關鍵字： FPGA  醫(yī)療電子專題  醫(yī)療保健類  

用單片機實現(xiàn)SRAM工藝FPGA的加密應用

  • 在現(xiàn)代電子系統(tǒng)設計中，由于可編程邏輯器件的卓越性能、靈活方便的可升級特性，而得到了廣泛的應用。由于大規(guī)模高密度可編程邏輯器件多采用SRAM工藝，要求每次上電，對FPGA器件進行重配置，這就使得可以通過監(jiān)視配置的位數(shù)據(jù)流，進行克隆設計。因此，在關鍵、核心設備中，必須采用加密技術保護設計者的知識產(chǎn)權。 1　基于SRAM工藝FPGA的保密性問題 　　通常，采用SRAM工藝的FPGA芯片的的配置方法主要有三種：由計算機通過下載電纜配置、用專用配置芯片（如Altera公司的EPCX系列芯片）配置、采用存儲器
  • 關鍵字： FPGA  SRAM  單片機  加密  嵌入式系統(tǒng)  存儲器  

賽靈思VIRTEX-5 成為全球首個通過所有v1.1標準測試的FPGA

  • 通過PCI EXPRESS兼容性測試 -  賽靈思VIRTEX-5 成為全球首個通過所有v1.1標準測試的FPGA 經(jīng)驗證的解決方案使用戶可快速采用業(yè)界速度最快的、內(nèi)建低功耗PCI Express 端點模塊和串行收發(fā)器的65nm FPGA     靈思公司( Xilinx, Inc. (NASDAQ: XLNX))宣布其Virtex™-5&nbs
  • 關鍵字： FPGA  v1.1標準測試  單片機  嵌入式系統(tǒng)  賽靈思VIRTEX-5  

賽靈思最新版ISE大幅縮短FPGA設計周期

  • 賽靈思公司（Xilinx, Inc.）推出業(yè)界應用最廣泛的集成軟件環(huán)境（ISE）設計套件的最新版本ISE 9.1i。新版本專門為滿足業(yè)界當前面臨的主要設計挑戰(zhàn)而優(yōu)化，這些挑戰(zhàn)包括時序收斂、設計人員生產(chǎn)力和設計功耗。除了運行速度提高2.5倍以外，ISE 9.1i還新采用了SmartCompile 技術，因而可在確保設計中未變更部分實施結(jié)果的同時，將硬件實現(xiàn)的速度再提高多達6倍。同時，ISE 9.1i 還優(yōu)化了其最新65nm Virtex-
  • 關鍵字： FPGA  ISE  單片機  嵌入式系統(tǒng)  賽靈思  

以太網(wǎng)到多路E1適配電路設計及FPGA實現(xiàn)

  • 伴隨著Internet的迅速發(fā)展，IP已經(jīng)成為綜合業(yè)務通信的首選協(xié)議，其承載的信息量也在成倍增長，如何利用現(xiàn)有的電信資源組建寬帶IP網(wǎng)絡是近年來研究的熱點。目前，比較成熟的技術主要有IP over SDH(POS)和IP over ATM（POA）。POS將IP包直接裝入SDH的虛容器中，通道開銷少、實現(xiàn)簡單，具有自動保護切換功能；POA的復接過程比較復雜，可以通過高系統(tǒng)開銷提供較好的服務質(zhì)量保證（QOS）。從目前的市場看，各大通信設備商都推出了基于POS/POA的產(chǎn)品，但總體成本較高，主要面向的是一些高
  • 關鍵字： E1  FPGA  單片機  嵌入式系統(tǒng)  適配電路  通訊  網(wǎng)絡  無線  

FPGA:來日方長顯身手--專訪Altera總裁兼CEO John Daane

  • Altera是一個團結(jié)緊密的團體，每一個成員都有共同的堅定的信念和為此信念奮斗不息的激情。我從John Daane身上也看到這一點。Daane是一位年輕的CEO，在加入Altera之前，他在LSI Logic公司工作了15年，負責ASIC技術的研發(fā)。這又是他們的一個共同特點，這些投身FPGA事業(yè)的人物，幾乎都曾是ASIC行業(yè)的專家?？磥硭麄兊拇_是一群志同道合的人，在若干年前看到FPGA行業(yè)發(fā)展的大好前景，所以聚到一起來了。     如果現(xiàn)在讓我歷
  • 關鍵字： FPGA  

DVB-C解交織器的FPGA實現(xiàn)

  • 卷積交織和解交織原理簡介 在DVB-C系統(tǒng)當中，實際信道中的突發(fā)錯誤往往是由脈沖干擾、多徑衰落引起的，在統(tǒng)計上是相關的，所以一旦出現(xiàn)不能糾正的錯誤時，這種錯誤將連續(xù)存在。因此在DVB-C系統(tǒng)里，采用了卷積交織來解決這種問題。它以一定規(guī)律擾亂源符號數(shù)據(jù)的時間順序，使其相關性減弱，然后將其送入信道，解交織器按相反規(guī)律恢復出源符號數(shù)據(jù)。 DVB-C的卷積交織和解交織原理為：交織由I=12(I為交織深度)個分支構成。每個分支的延時逐漸遞增，遞增的單元數(shù)M=n/I=204/12=17(M為交織基數(shù))。這里的
  • 關鍵字： DVB-C  FPGA  單片機  嵌入式系統(tǒng)  

RF & IF Design

  •                     Click Here to Download    
  • 關鍵字： IF  RF  模擬IC  電源  

賽靈思VIRTEX-5 成為全球首個通過所有v1.1標準測試的FPGA

  • 通過PCI EXPRESS兼容性測試 -  賽靈思VIRTEX-5 成為全球首個通過所有v1.1標準測試的FPGA 經(jīng)驗證的解決方案使用戶可快速采用業(yè)界速度最快的、內(nèi)建低功耗PCI Express 端點模塊和串行收發(fā)器的65nm FPGA     賽靈思公司宣布其Virtex™-5 LXT FPGA通過了最新的PCI Express端點 v1.1
  • 關鍵字： FPGA  v1.1標準  VIRTEX-5  測試  單片機  嵌入式系統(tǒng)  賽靈思  測試測量  

基于FPGA的圖像預處理系統(tǒng)

  • 本文介紹的是利用FPGA并行處理和計算能力，以Altera FPGA Stratix EP1S40為系統(tǒng)控制的核心實現(xiàn)的SOPC。
  • 關鍵字： FPGA  圖像預處理  系統(tǒng)    
共7021條 455/469 |‹ « 453 454 455 456 457 458 459 460 461 462 » ›|

rf-fpga介紹

您好，目前還沒有人創(chuàng)建詞條rf-fpga!
歡迎您創(chuàng)建該詞條，闡述對rf-fpga的理解，并與今后在此搜索rf-fpga的朋友們分享。    創(chuàng)建詞條

熱門主題

樹莓派    linux   
關于我們 - 廣告服務 - 企業(yè)會員服務 - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473