首頁　 資訊　 商機 　 下載　 拆解 　 高校　 招聘 　 雜志　 會展　 EETV　 百科 　 問答　 電路圖　 工程師手冊 　 Datasheet　 100例 　 活動中心　 E周刊閱讀 　 樣片申請
EEPW首頁 >> 主題列表 >> verilog-a

Verilog的語言要素有哪些？

  • 本章介紹Verilog HDL的基本要素，包括標識符、注釋、數(shù)值、編譯程序指令、系統(tǒng)任務(wù)和系統(tǒng)函數(shù)。另外，本章還介紹了Verilog硬件描述語言中的兩種數(shù)據(jù)類
  • 關(guān)鍵字： Verilog  FPGA  

如何基于設(shè)計Verilog FPGA 流水燈？

  • 1 功能概述流水廣告燈主要應(yīng)用于LED燈光控制。通過程序控制LED的亮和滅， 多個LED燈組成一個陣列，依次逐個點亮的時候像流水一樣，所以叫流水燈。由于
  • 關(guān)鍵字： 流水燈  Verilog  fpga  

“老司機”十年FPGA從業(yè)經(jīng)驗總結(jié)

  • 　　大學時代第一次接觸FPGA至今已有10多年的時間,至今記得當初第一次在EDA實驗平臺上完成數(shù)字秒表、搶答器、密碼鎖等實驗時那個興奮勁。當時由于沒有接觸到HDL硬件描述語言,設(shè)計都是在MAX+plus II原理圖環(huán)境下用74系列邏輯器件搭建起來的。 　　后來讀研究生,工作陸陸續(xù)續(xù)也用過Quartus II、FoundaTIon、ISE、Libero,并且學習了verilogHDL語言,學習的過程中也慢慢體會到verilog的妙用,原來一小段語言就能完成復(fù)雜的原理圖設(shè)計,而且語言的移植性可操作性比原理圖
  • 關(guān)鍵字： FPGA  Verilog  

基于verilog實現(xiàn)哈夫曼編碼的新方法

  • 傳統(tǒng)的硬件實現(xiàn)哈夫曼編碼的方法主要有：預(yù)先構(gòu)造哈夫曼編碼表，編碼器通過查表的方法輸出哈夫曼編碼[1];編碼器動態(tài)生成哈夫曼樹，通過遍歷節(jié)點方式獲取哈夫曼編碼[2-3]。第一種方法從平均碼長角度看，在很多情況下非最優(yōu);第二種方法需要生成完整的哈夫曼樹，會產(chǎn)生大量的節(jié)點，且需遍歷哈夫曼樹獲取哈夫曼編碼，資源占用多，實現(xiàn)較為麻煩。本文基于軟件實現(xiàn)[4]時，使用哈夫曼樹，會提出一種適用于硬件并行實現(xiàn)的新數(shù)據(jù)結(jié)構(gòu)——字符池，通過對字符池的頻數(shù)屬性比較和排序來決定各個字符節(jié)點在字符池中的歸屬。配置字符池的同時逐步生成
  • 關(guān)鍵字： verilog  哈夫曼編碼  字符池  FPGA  201712  

寫verilog代碼要有硬件的概念

  • 寫verilog代碼要有硬件的概念-因為Verilog是一種硬件描述語言，所以在寫Verilog語言時，首先要有所要寫的module在硬件上如何實現(xiàn)的概念，而不是去想編譯器如何去解釋這個module
  • 關(guān)鍵字： verilog  FPGA  

一個合格FPGA 工程師的基本要求

  • 一個合格FPGA 工程師的基本要求-一個合格的FPGA工程師需要掌握哪些知識？這里根據(jù)自己的一些心得總結(jié)一下，其他朋友可以補充啊。
  • 關(guān)鍵字： FPGA  Verilog  

Verilog設(shè)計中的一些避免犯錯的小技巧

  • Verilog設(shè)計中的一些避免犯錯的小技巧-這是一個在設(shè)計中常犯的錯誤列表，這些錯誤常使得你的設(shè)計不可靠或速度較慢，為了提高你的設(shè)計性能和提高速度的可靠性你必須確定你的設(shè)計通過所有的這些檢查。
  • 關(guān)鍵字： FPGA  Verilog  

基于verilog的FPGA編程經(jīng)驗總結(jié)

  • 基于verilog的FPGA編程經(jīng)驗總結(jié)-用了半個多月的ISE，幾乎全是自學起來的，碰到了很多很多讓人DT好久的小問題，百度也百不到，后來還是都解決了，為了盡量方便以后的剛學ISE的童鞋不再因為一些小問題而糾結(jié)，把這幾天的經(jīng)驗總結(jié)了一下。好了，廢話不多說，上料！
  • 關(guān)鍵字： verilog  FPGA  

verilog語言實現(xiàn)任意分頻

  • verilog語言實現(xiàn)任意分頻-原文出自：分頻器是指使輸出信號頻率為輸入信號頻率整數(shù)分之一的電子電路。在許多電子設(shè)備中如電子鐘、頻率合成器等，需要各種不同頻率的信號協(xié)同工作，常用的方法是以穩(wěn)定度高的晶體振蕩器為主振源，通過變換得到所需要的各種頻率成分，分頻器是一種主要變換手段。
  • 關(guān)鍵字： verilog  分頻器  電子電路  

深入分析verilog阻塞和非阻塞賦值

  • 深入分析verilog阻塞和非阻塞賦值-學verilog 一個月了，在開發(fā)板上面寫了很多代碼，但是始終對一些問題理解的不夠透徹，這里我們來寫幾個例子仿真出阻塞和非阻塞的區(qū)別
  • 關(guān)鍵字： verilog  阻塞  非阻塞  

Verilog HDL簡明教程(2)

  • Verilog HDL簡明教程(2)-模塊是Verilog 的基本描述單位，用于描述某個設(shè)計的功能或結(jié)構(gòu)及其與其他模塊通信的外部端口。
  • 關(guān)鍵字： Verilog  HDL  

基于Verilog語言的等精度頻率計設(shè)計

  •  　　引言　　傳統(tǒng)測量頻率的方法主要有直接測量法、分頻測量法、測周法等，這些方法往往只適用于測量一段頻率，當被測信號的頻率發(fā)生變化時，測量的精度就會下降。本文提出一種基于等精度原理的測量頻率的方法，在整個頻率測量過程中都能達到相同的測量精度，而與被測信號的頻率變化無關(guān)。本文利用FPGA(現(xiàn)場可編程門陣列)的高速數(shù)據(jù)處理能力，實現(xiàn)對被測信號的測量計數(shù);利用單片機的運算和控制能力，實現(xiàn)對頻率、周期、脈沖寬度的計算及顯示。　　等精度測量原理等精度測量的一個最大特點是測量的實際門控時間不是一個固定值，而
  • 關(guān)鍵字： Verilog  FPGA  

基于Verilog FPGA 流水燈設(shè)計

  • 　　1 功能概述　　流水廣告燈主要應(yīng)用于LED燈光控制。通過程序控制LED的亮和滅， 多個LED燈組成一個陣列，依次逐個點亮的時候像流水一樣，所以叫流水燈。由于其形成美觀大方的視覺效果，因此廣泛應(yīng)用于店鋪招牌、廣告、大型建筑夜間裝飾、景觀裝飾等?！　≡贔PGA電路設(shè)計中，盡管流水燈的設(shè)計屬于比較簡單的入門級應(yīng)用，但是其運用到的方法，是FPGA設(shè)計中最核心和最常用部分之一，是FPGA設(shè)計必須牢固掌握的基礎(chǔ)知識。從這一步開始，形成良好的設(shè)計習慣，寫出整潔簡潔的代碼，對于FPGA設(shè)計師來說至
  • 關(guān)鍵字： Verilog  FPGA   

Verilog HDL 設(shè)計模擬

  • Verilog HDL 不僅提供描述設(shè)計的能力，而且提供對激勵、控制、存儲響應(yīng)和設(shè)計驗證的建模能力。激勵和控制可用初始化語句產(chǎn)生。驗證運行過程中的響應(yīng)可以作為 “ 變化時保存 ” 或作為選通的數(shù)據(jù)存儲。最后，設(shè)計驗證可以通過在初始化語句中寫入相應(yīng)的語句自動與期望的響應(yīng)值比較完成。
  • 關(guān)鍵字： Verilog  HDL  設(shè)計模擬  

用硬件描述語言設(shè)計復(fù)雜數(shù)字電路的優(yōu)點

  • 以前的數(shù)字邏輯電路及系統(tǒng)的規(guī)模的比較小而且簡單，用電路原理圖輸入法基本足夠了。但是一般工程師需要手工布線，需要熟悉器件的內(nèi)部結(jié)構(gòu)和外部引線特點，才能達到設(shè)計要求，這個工作量和設(shè)計周期都不是我們能想象的。現(xiàn)在設(shè)計要求的時間和周期都很短，用原理圖這個方法顯然就不符合實際了。
  • 關(guān)鍵字： Verilog  HDL  虛擬接口聯(lián)盟  
共181條 3/13 « 1 2 3 4 5 6 7 8 9 10 » ›|
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473