先進封裝之扇出封裝

來源：艾邦半導(dǎo)體網(wǎng)

文章大體分為4個部分

一．扇出封裝的定義

二．扇出封裝的意義

三．扇出封裝的難點和大陸沒有突破的部分

四．以大陸企業(yè)為例，閑聊一下扇出封裝的幾個變種

五．臺積電InFO封裝

一．扇出封裝的定義

扇出和半導(dǎo)體行業(yè)很多概念一樣，有廣義和狹義等不同定義，廣義上說，只要是封裝面積比die的面積大，且die上的布線有被引出來的非WLP扇入型封裝（廢話），都可以叫做扇出封裝（甚至引線框架封裝，你也可以說是扇出封裝），也有不少行業(yè)老兵會把BGA／PGA叫做扇出封裝——很明顯，借助基板（上圖中綠色那一層），這些封裝也實現(xiàn)了把線從die上引出來這件事。

但狹義上來說，扇出封裝一般是指，晶圓級/面板級封裝下，封裝面積與die不一樣，且不需要基板的封裝，也就是我們常說的FOWLP/FOPLP。（實際上扇出封裝發(fā)展到今天從早期的單die到多die處于同一個封裝下，已經(jīng)出現(xiàn)了使用基板的分支，所以對于多die封裝來說，應(yīng)該是指“不需要基板而是依賴RDL重分布層實現(xiàn)同一個封裝內(nèi)die之間的通信”）

扇出封裝（下文所有扇出封裝都是指狹義上的晶圓級扇出封裝，面板級不討論，有興趣翻我上一篇文章）本身不是一個新技術(shù)，它的技術(shù)雛形甚至早期應(yīng)用在十幾年前就被提出且進行了商業(yè)化，扇出封裝的核心要素就是芯片上的RDL重布線層，通過RDL替代了傳統(tǒng)封裝下基板傳輸信號的作用，使得扇出封裝可以不需要基板而且芯片成品的高度會更低，所以扇出封裝的發(fā)明初衷其實是降低成本（基板和框架都不便宜，像今年ABF基板還瘋狂缺貨），而且由于扇出封裝在封裝面積上沒有扇入那么多限制，整個封裝設(shè)計也會變得更加靈活和“自由”。因此扇出封裝最先在一些小面積、低性能的領(lǐng)域被推廣開來。

隨著扇出封裝技術(shù)自身的發(fā)展，越來越多人認識到這個技術(shù)不應(yīng)該只用于低成本低性能領(lǐng)域，它有巨大的潛力，在行業(yè)公司不斷努力的推動下，扇出封裝今天已經(jīng)成為了先進封裝技術(shù)的代表之一，已經(jīng)可以被廣泛用于高性能領(lǐng)域。

二．扇出封裝的意義

對于先進封裝，首先提兩個觀點：1.封裝技術(shù)演進的本質(zhì)是對I/O密度的追求，2.套用功率器件領(lǐng)域的一句話來說，芯片設(shè)計已經(jīng)快玩到“頭了”（摩爾定律走到了深水區(qū)+設(shè)計上也很難有翻天覆地的突破了），該在封裝上下功夫了。

我們所有人都聽過木桶效應(yīng)，木桶里最短的那塊板，會決定木桶儲水量的上限，封裝好的芯片其實也是一個木桶，而封裝作為芯片和外接通信的直接橋梁，時常扮演了短板的角色。

為什么封裝會成為短板？抽象來說就是I/O密度不足了，我們知道芯片是nm級別的工藝，基板等封裝載體是幾十μm的級別，隨著芯片縮小+性能提升，WLP/CSP這類封裝的I/O密度已經(jīng)無法滿足需求了，道理也很簡單，基板等載體布線間距無法再更小了，也就是放不下了，而扇出封裝在這時候提供了一種比高層數(shù)大面積ABF基板（高層數(shù)ABF基板良率常常不到50%，材料供應(yīng)商還只有一個，現(xiàn)在你知道為啥它天天缺貨了吧）更為經(jīng)濟適用、面積靈活、支持多die封裝且布線密度更高（意味著die之間的距離可以更進，直觀一些可以看看大基板MCM封裝代表銳龍5000的CCX和IOD之間的距離和InFO-MCM代表蘋果M1上SoC和DRAM的距離）的選擇，而且這還是不需要引入中階層（2.5D封裝）就可以實現(xiàn)的，所以行業(yè)里一下子發(fā)現(xiàn)，扇出封裝，有搞頭！

扇出封裝非常簡單粗暴，既然放不下那么多焊球等東西導(dǎo)致I/O密度不夠，那我就擴大面積，借助RDL把線引到外部，這樣我就能放下足夠多的焊球提升I/O密度。RDL層的制作類似于半導(dǎo)體制程，需要引入光刻、刻蝕、沉積等工藝，這意味著它的布線密度增加的空間遠大于基板，事實上高密度且連接多die的RDL層已經(jīng)可以被看做近似2.5D封裝中的中介層的東西（日月光在一些場合已經(jīng)這么叫過了），當然相比使用CMOS工藝的中介層和硅橋，RDL還是差了一口氣。

目前扇出封裝主要分為低密度（或叫標準密度）扇出式封裝，一般指的是I/O數(shù)量小于500個、RDL層線寬和間距大于8μm的封裝類型。而高密度扇出封裝I/O數(shù)量超過500個，RDL層線寬間距小于8μm(目前已經(jīng)可以縮小到2-5μm)，同時這類高密度扇出封裝可以集成多個die,甚至有的需要基板且性能指標與2.5D封裝無異，而臺積電的InFO技術(shù)是高密度扇出封裝中最典型的例子。具體扇出封裝的作用，會放在四、五部分結(jié)合實例來說。

三．扇出封裝的難點

上圖是一個臺積電InFO封裝的剖面圖，可以看到扇出封裝并沒有使用基板，頂上也沒有散熱蓋之類的東西，它的主體結(jié)構(gòu)是通過周圍一圈環(huán)氧樹脂和頂上的環(huán)氧樹脂膜完成支撐和散熱的，這帶來了一個問題，因為EMCLMC遠不如基板來的牢靠，封裝過程中很容易出現(xiàn)翹曲，進而影響良率，整個扇出封裝流程中的很多難點都是圍繞這一問題產(chǎn)生的。（所以到現(xiàn)在為止，不使用基板的扇出封裝大部分只被使用于15mm*15mm以內(nèi)的封裝，再大的封裝還是會回歸傳統(tǒng)的FCBGA）

結(jié)合到具體生產(chǎn)中，晶圓級扇出封裝需要經(jīng)歷過多次轉(zhuǎn)移，根據(jù)工藝流派還可以分為die-down、die-up（主要是華天+臺積電+ASE）、chip-first、chip-last，這四個工藝流程也不是完全互相排斥，會相互組合，比如既可以是die-down+chip-last,也可以是die-down+chip-first，具體有興趣的可以自行看資料，這里就不一一展示了，總之die down/up指的是die被EMC包覆要布置引線那面的朝向，chip last/first指的是先做RDL層然后貼上包覆后完工的chip還是在完工后的chip上直接做RDL層。下面以一個die-down&chip-first的扇出封裝為例：

先將做好的wafer切割，然后在擁有保護膠帶貼膜的臨時載體上進行RW(重新排列die)，之后使用環(huán)氧樹脂進行molding成型，再移除臨時載體，制作RDL層，然后再植球+切割，封裝就算完成了。在這幾步工序中RW的精度會影響后續(xù)操作的良率、臨時載體好不好剝離會影響chip會不會有翹曲、膠帶不夠牢固也會影響芯片出現(xiàn)die-shift和翹曲、Molding好壞也會影響chip的翹曲。當這些工作完成后，如何在一個晶圓大小的區(qū)域上制作出對準die的RDL層，對檢測和對準精度也是一個巨大挑戰(zhàn)。

就目前來說，中國大陸企業(yè)已經(jīng)在低密度的扇出封裝領(lǐng)域有所突破，在高密度高性能扇出封裝上，還落后于中國臺灣的日月光、臺積電以及三星和安靠等一線大廠。而在設(shè)備和材料上，主要缺乏的設(shè)備是高精度的檢測設(shè)備與RW設(shè)備，RW設(shè)備需要非常高的貼裝精度，大陸暫時缺乏供應(yīng)商。而材料方面，主要缺乏好的臨時載體、熱剝離膜和相應(yīng)的剝離工藝、好的固晶膠膜（華為投了一家）、半導(dǎo)體級別的EMC和LMC（尤其是后者，雖然我們是EMC產(chǎn)出大國）、underfill(目前還是以漢高為主，煙臺德邦正在攻堅這一領(lǐng)域)、EES（不難，但是大陸目前做的廠商很少，生益電子在進入這一市場）等。

四．以大陸企業(yè)為例，閑聊一下扇出封裝的幾個變種

鑒于一些原因，不太好把一些企業(yè)的資料放在網(wǎng)上，就以華天和云天兩家公開展示過扇出封裝技術(shù)的公司，閑聊一下扇出封裝的幾個變種。

我們之前說到，扇出封裝下die的包覆物是EMC，在結(jié)構(gòu)強度上有一定的缺陷，在面對封裝多芯片和大面積芯片時候有點力不從心，所以衍生出了用硅來包覆（華天）和用玻璃來包覆（云天）兩個細分的技術(shù)路徑，至于使用基板的扇出封裝如FCoS和InFO-oS我們留到下一篇2.5D/3D封裝再討論。

這是華天的eSiFO扇出封裝，中間藍色部分是TIM導(dǎo)熱材料，可以看到原本EMC部分被換成了硅，整個封裝也是通過在廢棄硅片上刻蝕出洞然后把die嵌埋進去實現(xiàn)的。好處是啥呢？首先我們知道硅比EMC強度高很多，所以這種封裝就極大避免了芯片的翹曲，提升了良率，讓多芯片封裝的難度降低，同時硅還是一個比EMC好太多的導(dǎo)熱介質(zhì)，散熱壓力也小了，還方便做TSV這類的垂直方向上的通孔。既然這么好為什么沒有普及？當然是因為太貴了呀，硅片成本怎么都比EMC要高，而且工序復(fù)雜了很多，所以這個技術(shù)能不能大面積應(yīng)用，還要打一個問號。

既然有人用硅，那就有人用玻璃，廈門的云天半導(dǎo)體就開發(fā)了eGFO嵌入式玻璃封裝技術(shù)（本來想放圖突然發(fā)現(xiàn)它官網(wǎng)給這個成品圖都打碼了，還是算了），玻璃其實是一個很好的載體，它絕緣性好，高溫下也不容易膨脹，還可以透光，天生適合高頻的射頻應(yīng)用和光電應(yīng)用。高頻下信號會有趨膚效應(yīng)，硅不是徹底的絕緣，因此高頻應(yīng)用下比如毫米波應(yīng)用中做TSV（硅通孔）會成為一個令人頭疼的問題，而玻璃這種絕緣性的襯底上做TGV（玻璃通孔）是一個極佳的替代品，同時玻璃上可以直接做光路，滿足光電共封裝的需求，所以云天這個eGFO的技術(shù)，初衷也是沖著射頻和光電領(lǐng)域的應(yīng)用去的。但是玻璃有個巨大的問題，就是容易裂，因此在玻璃上開孔和挖出嵌埋區(qū)域是很難的，效率比較低下，良率也是一個巨大的問題，這是用玻璃做載體的最大攔路虎。

五．臺積電InFO封裝

為啥要單獨把臺積電的InFO封裝拿出來說？因為InFO封裝對行業(yè)的影響還是比較重大的，在InFO之前，扇出主要是用于單芯片+低成本封裝，臺積電作為一個Fab廠，上演了一出我來指導(dǎo)你怎么做扇出封裝的好戲，把扇出變成了一個可以封裝多芯片也可以用于高性能高I/O密度應(yīng)用的東西，拔高了整個扇出封裝技術(shù)的逼格。

這張圖左邊是傳統(tǒng)的FCCSP封裝家族，可以看到，對比FCCSP，InFO封裝之后，芯片的厚度大大降低了，而且不需要基板（綠色部分）這在一些領(lǐng)域，比如手機中，是非常吸引廠商的，事實上InFO的成名作就是蘋果處理器上的InFO-POP， 臺積電在InFO-POP上實際只做上圖中的下半部分，頂上的DRAM等別的chip是交由別的OSAT廠商封裝，一般為了節(jié)約成本，上半部分會使用FCCSP封裝。對比傳統(tǒng)的POP封裝，InFO-POP封裝除了厚度降低以外，還有個巨大的作用就是提升內(nèi)存性能。傳統(tǒng)的POP封裝下，DRAM傳輸數(shù)據(jù)是要經(jīng)有基板，而在InFO-POP下，則是經(jīng)有RDL直接傳到SoC上，距離和信號衰減都要好很多。而InFO-MCM，最經(jīng)典的應(yīng)用就是用M1上，蘋果借助這個技術(shù)實施了統(tǒng)一內(nèi)存架構(gòu)。

放一個簡單的對比圖，臺積電的InFO一經(jīng)推出就獲得成功不是偶然的，InFO封裝Molding部分使用的不是常見的EMC，而是一種特殊的半導(dǎo)體級別的LMC（液態(tài)環(huán)氧樹脂），目前這個材料只有日本的幾個廠家能做，RDL層則用了一種的特殊的polymer，它是透明的，方便對位和光刻，同時所有InFO封裝項目都會芯片客戶進行深入合作，為客戶的需求提供非常定制化的服務(wù)，以求滿足性能上的需求。比如蘋果的A系列處理器，蘋果在InFO封裝材料上有巨大的話語權(quán)，指定了包括underfill在內(nèi)非常多關(guān)鍵材料的供應(yīng)商，并指導(dǎo)了臺積電怎么使用（PS：蘋果在半導(dǎo)體和電子材料領(lǐng)域的積累是外人想不到的深厚），說白了就是臺積電你做的已經(jīng)很好了，但我蘋果爸爸覺得你應(yīng)該按我說的這樣做

結(jié)語：先進封裝的意義不用我再強調(diào)的，扇出封裝會和2.5D/3D封裝以及SiP、AiP相互交融，構(gòu)成超越摩爾的重要組成部分。目前大陸雖然在先進封裝上有差距，但無論是整體技術(shù)儲備還是自主化率都有很不錯的底子，這周剛?cè)ツ硰S交流過，在WLP設(shè)備和材料上，他們給了一個讓我很吃驚的國產(chǎn)化率，這離不開無數(shù)技術(shù)人員夜以繼日的攻堅。

同時我們也需要明白，世界上沒有魔法，更沒有完美的東西，一切商業(yè)化的半導(dǎo)體技術(shù)都是為了降低量產(chǎn)下完成某個目標的成本，另一篇2.5D/3D封裝，說說這個最高大上的封裝的商業(yè)化難點和英特爾與臺積電的路線之爭，