新聞中心

EEPW首頁 > EDA/PCB > 業(yè)界動態(tài) > Intel、IBM 22/15nm制程部分關(guān)鍵制造技術(shù)前瞻

Intel、IBM 22/15nm制程部分關(guān)鍵制造技術(shù)前瞻

作者: 時間:2010-01-12 來源:cnbeta 收藏

  半導(dǎo)體特征尺寸正在向22/的等級不斷縮小,傳統(tǒng)的平面型晶體管還能滿足要求嗎?有關(guān)這個問題,業(yè)界已經(jīng)討論了很久?,F(xiàn)在,決定半導(dǎo)體制造技術(shù)發(fā)展方向的歷史拐點即將到來,盡管IBM和兩大陣營在發(fā)展方式上會有各自不同的風格和路線,但雙方均已表態(tài)稱在級別制程啟用全耗盡型晶體管(FD:Fully Depleted)技術(shù)幾乎已成定局,同時他們也都已經(jīng)在認真考慮下一步要不要將垂直型晶體管(即立體結(jié)構(gòu)晶體管)制造技術(shù)如三門晶體管,finFET等投入實用。

本文引用地址:http://m.butianyuan.cn/article/104927.htm

  

 

  據(jù)的制程技術(shù)經(jīng)理Mark Bohr表示, 對部分耗盡型(PD:Partliy Depleted)CMOS技術(shù)能否繼續(xù)沿用到制程節(jié)點感到“非常悲觀”。但他同時表示,雖然只有SOI技術(shù)才可以在保留傳統(tǒng)平面晶體管結(jié)構(gòu)的條件下應(yīng)用FD技術(shù);但是體硅制程也并非無可救藥,采用三門或者FinFET等立體晶體管結(jié)構(gòu)技術(shù),便可以在體硅或者SOI上滿足關(guān)鍵尺寸進一步縮小的需求,一樣也可以制造出FD MOSFET。

  

 

  Gartner的分析師Dean Freeman則表示,目前半導(dǎo)體業(yè)界所面臨的情況與1980年代非常類似,當時業(yè)界為了擺脫面臨的發(fā)展瓶頸,開始逐步采用CMOS技術(shù)來制造內(nèi)存和邏輯芯片,從而開創(chuàng)了半導(dǎo)體業(yè)界的新紀元。


上一頁 1 2 3 4 5 下一頁

關(guān)鍵詞: Intel 22nm 15nm

評論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉