加速I(mǎi)C測(cè)試工具開(kāi)發(fā)進(jìn)程
作者：
時(shí)間：2010-03-10
來(lái)源：電子產(chǎn)品世界
收藏
加入技術(shù)交流群
掃碼加入
和技術(shù)大咖面對(duì)面交流
海量資料庫(kù)查詢(xún)
在硅谷，EDA工具供應(yīng)商非常活躍。每次Globalpress公司組織采訪活動(dòng)中，EDA都是重要環(huán)節(jié)。Mentor Graphics公司設(shè)計(jì)到芯片(Design to Silicon)部門(mén)副總裁兼總經(jīng)理Joseph Sawicki介紹了芯片測(cè)試的挑戰(zhàn)。
本文引用地址：http://m.butianyuan.cn/article/106766.htm
隨著IC制程節(jié)點(diǎn)從90nm向65nm和45nm延伸，需要測(cè)試的數(shù)據(jù)量會(huì)激增，相應(yīng)地會(huì)帶來(lái)測(cè)試成本的提高(圖1)。例如，從90nm到65nm時(shí)，由于增加了門(mén)數(shù)，傳統(tǒng)的測(cè)試量急劇增加;同時(shí)，在速(at-speed)測(cè)試也成倍增加，這是由于時(shí)序和信號(hào)完整性的敏感需求;到了45nm時(shí)代，在前兩者的基礎(chǔ)上，又新增了在新節(jié)點(diǎn)上探測(cè)新缺陷的測(cè)試。
圖1 測(cè)試成本的驅(qū)動(dòng)力
評(píng)論