芯片大廠之路：3D芯片堆疊技術(shù)之道與魔

　　同時(shí)他還相信IBM公司會(huì)很快將這種技術(shù)投入到服務(wù)器產(chǎn)品的制造中去。當(dāng)然，在服務(wù)器應(yīng)用時(shí)，由于3D芯片的熱功量較大，因此實(shí)現(xiàn)起來難度較大，不過他認(rèn)為IBM方面已經(jīng)掌握了解決這個(gè)問題的有關(guān)技術(shù)，并很快會(huì)采取實(shí)際行動(dòng)。另外，他還認(rèn)為Intel也已經(jīng)掌握了有關(guān)的技術(shù)，“他們已經(jīng)可以隨時(shí)造出可用的3D芯片產(chǎn)品”，只不過還沒有找到最能發(fā)揮3D芯片技術(shù)的產(chǎn)品應(yīng)用而已。他認(rèn)為Intel很有可能采取將內(nèi)存芯片與處理器堆疊在一起的組合來推出自己的3D芯片產(chǎn)品。

　　Mentor:芯片測(cè)試技術(shù)有待改進(jìn)

　　Mentor公司的JunuszRajski則將關(guān)注的焦點(diǎn)設(shè)定在了芯片的測(cè)試技術(shù)上。3D芯片的集成電路數(shù)量要比傳統(tǒng)的2D芯片多出不少，但是兩者在輸入/輸出接口方面的數(shù)量則基本持平。這樣一來測(cè)試芯片時(shí)便很難探查3D芯片內(nèi)部的詳細(xì)狀況，需要對(duì)傳統(tǒng)的芯片測(cè)試技術(shù)進(jìn)行改良。假設(shè)我們將3塊芯片堆疊在一起，那么如果每塊芯片在測(cè)試時(shí)的失察率是10%，最后三塊芯片封裝之后的失察率總和便會(huì)達(dá)到30%以上，何況3D芯片的測(cè)試項(xiàng)目還要比常規(guī)2D芯片多出不少。舉例而言，在芯片被堆疊在一起之前，如何對(duì)TSV結(jié)構(gòu)進(jìn)行必要的測(cè)試便是一個(gè)暫時(shí)無解的難題。