基于Xilinx ISE的DDR SDRAM控制器的設(shè)計(jì)與實(shí)現(xiàn)

　　在高速信號(hào)處理系統(tǒng)中，需要緩存高速、大量的數(shù)據(jù)，存儲(chǔ)器的選擇與應(yīng)用已成為系統(tǒng)實(shí)現(xiàn)的關(guān)鍵所在。DDR SDRAM是一種高速CMOS、動(dòng)態(tài)隨機(jī)訪(fǎng)問(wèn)存儲(chǔ)器，它采用雙倍數(shù)據(jù)速率結(jié)構(gòu)來(lái)完成高速操作。DDR SDRAM一個(gè)時(shí)鐘周期只能傳輸一個(gè)數(shù)據(jù)位寬的數(shù)據(jù)，因此在相同的數(shù)據(jù)總線(xiàn)寬度和工作頻率下，DDR SDRAM的總線(xiàn)帶寬比DDR SDRAM的總線(xiàn)帶寬提高了一倍。

　　DDR SDRAM控制器工作原理

　　DDR SDRAM也是利用內(nèi)部電容的電荷來(lái)記憶數(shù)據(jù)信息的，但電容的電荷會(huì)隨著時(shí)間而泄露，所以要在數(shù)據(jù)信息變得難以辨認(rèn)之前完成數(shù)據(jù)刷新(更新)，也即將數(shù)據(jù)讀出(但并不送到芯片管腳上)再寫(xiě)入，其一般是周期性的，整個(gè)存儲(chǔ)器進(jìn)行一次刷新的時(shí)間間隔為刷新周期。在刷新期間，不允許進(jìn)行數(shù)據(jù)的讀寫(xiě)操作。SDRAM的存儲(chǔ)體是按照行列組織的二維矩陣，而刷新操作按行進(jìn)行，每次對(duì)一行的數(shù)據(jù)同時(shí)讀出、放大、整形和再寫(xiě)入。根據(jù)標(biāo)準(zhǔn)規(guī)定，DDR SDRAM的每一行都必須在64ms以?xún)?nèi)刷新一次。DDR SDRAM有自動(dòng)刷新和自刷新兩種刷新模式，且在每次突發(fā)讀取時(shí)，都會(huì)自動(dòng)預(yù)充電。DDR SDRAM芯片在上電后必須由一個(gè)初始化操作來(lái)配置DDR SDRAM的模式寄存器，模式寄存器的設(shè)置決定了DDR SDRAM的刷新模式。系統(tǒng)上電復(fù)位，SDRAM進(jìn)入持續(xù)約200ms的初始化階段之后，首先利用PCH指令對(duì)1個(gè)或4個(gè)BANK進(jìn)行預(yù)充電，然后利用REF指令進(jìn)行8次自動(dòng)刷新，最后利用MRS指令配置DDR SDRAM進(jìn)入所需工作模式，至此初始化階段完成。其后進(jìn)行數(shù)據(jù)存取操作，首先利用ACT命令打開(kāi)一行(也稱(chēng)行有效)，然后利用RD或WR命令進(jìn)行單個(gè)讀寫(xiě)或突發(fā)讀寫(xiě)，一行完成要用PCH指令關(guān)閉該行，開(kāi)始下一行數(shù)據(jù)存取操作依次循環(huán)，直至完成所有工工作。BANK激活命令后必須等待大于tCRD(SDRAM的RAS到CAS的延遲指標(biāo))時(shí)間后，發(fā)出寫(xiě)命令。CL(CAS潛伏期)個(gè)工作時(shí)鐘，要向SDRAM發(fā)出預(yù)充值命令(PRECHARGE)命令，關(guān)閉已激活頁(yè)。等待tRP時(shí)間關(guān)閉已激活頁(yè)。SDRAM的基本寫(xiě)操作也需要控制線(xiàn)和地址線(xiàn)相配合發(fā)出一系列命令完成。先發(fā)出激活命令(ACTIVE)，并鎖存相應(yīng)BANK地址(BA0，BA1)和行地址(A0~A12給出)BANK激活命令必須大于tRCD的時(shí)間后，發(fā)出寫(xiě)命令字寫(xiě)命令可以立即寫(xiě)入，需寫(xiě)入數(shù)據(jù)據(jù)依次送到DQ(數(shù)據(jù)線(xiàn))上。在最后一個(gè)數(shù)據(jù)寫(xiě)入后延遲tWR時(shí)間。發(fā)出預(yù)充值命令，關(guān)閉已激活頁(yè)。等待tRP時(shí)間后，可以展開(kāi)下一次操作。寫(xiě)操作分為突發(fā)寫(xiě)和非突發(fā)寫(xiě)兩種。突發(fā)長(zhǎng)度同讀操作。寫(xiě)操作控制時(shí)序如圖1所示，讀操作所等待的時(shí)鐘個(gè)數(shù)由tRCD、tRP、tWR的最小值和工作周期決定。