新聞中心

EEPW首頁(yè) > EDA/PCB > 新品快遞 > 三星和Cadence發(fā)布20納米數(shù)字設(shè)計(jì)方法

三星和Cadence發(fā)布20納米數(shù)字設(shè)計(jì)方法

—— 這一先進(jìn)設(shè)計(jì)方法表明20納米設(shè)計(jì)和制造技術(shù)業(yè)已就緒
作者: 時(shí)間:2012-06-07 來(lái)源:電子產(chǎn)品世界 收藏

  全球電子設(shè)計(jì)創(chuàng)新領(lǐng)先企業(yè)設(shè)計(jì)系統(tǒng)公司(納斯達(dá)克: CDNS) 日前宣布,電子與合作推出設(shè)計(jì)方法,包含雙重圖形光刻(double patterning)技術(shù),面向共同用戶的開(kāi)發(fā)和內(nèi)部測(cè)試芯片。的合作為移動(dòng)消費(fèi)電子產(chǎn)品帶來(lái)了新的工藝進(jìn)展,使得及未來(lái)工藝節(jié)點(diǎn)設(shè)計(jì)成為可能。

本文引用地址:http://m.butianyuan.cn/article/133298.htm

  電子設(shè)備解決方案部門系統(tǒng)LSI設(shè)計(jì)技術(shù)團(tuán)隊(duì)副總裁Kee Sup Kim博士說(shuō):“我們致力于移動(dòng)消費(fèi)電子領(lǐng)域,需要更有效的方法創(chuàng)新,并幫助我們的客戶開(kāi)發(fā)差異化產(chǎn)品。通過(guò)與Cadence合作,我們開(kāi)發(fā)了這種設(shè)計(jì)工藝,利用現(xiàn)有最先進(jìn)技術(shù),如雙重圖形光刻技術(shù),使先進(jìn)的工藝節(jié)點(diǎn)設(shè)計(jì)受益。

  雙重圖形光刻(double patterning)技術(shù)是一種新的關(guān)鍵光刻方法,為先進(jìn)的工藝節(jié)點(diǎn)提供更高的布線密度。雙重圖形光刻技術(shù)把每個(gè)金屬設(shè)計(jì)層分為兩個(gè)芯片結(jié)構(gòu)掩膜,為20納米及更高節(jié)點(diǎn)的工藝實(shí)現(xiàn)更高的金屬密度和更小的硅晶體面積。

  這是三星與Cadence多年全面合作開(kāi)發(fā)先進(jìn)工藝節(jié)點(diǎn)集成電路的最新里程碑。Cadence® Encounter® RTL-to-GDSII 流程, Virtuoso® 定制/模擬流程,以及Cadence簽收解決方案都通過(guò)三星20納米制造流程的認(rèn)可和應(yīng)用。

  對(duì)于芯片的數(shù)字部分, Encounter Digital Implementation(EDI)系統(tǒng) 提供了一種用于雙重圖形更正布局和布線的自動(dòng)化方法,采用了申報(bào)中的專利技術(shù)實(shí)時(shí)著色FlexColor。EDI系統(tǒng)在布局、優(yōu)化和布線過(guò)程中提高芯片面積使用率和DRC精度。對(duì)于最終簽收,工程師們采用了Cadence Encounter Timing System、Encounter Power System和QRC Extraction,通過(guò)增強(qiáng)技術(shù)簽收多重參數(shù)提取,在雙重圖形校值中處理變異。

  Cadence硅實(shí)現(xiàn)部門研發(fā)高級(jí)副總裁Chi-Ping Hsu博士指出:“我們與三星的深度合作始于32納米技術(shù),并在芯片設(shè)計(jì)和制造方面不斷帶來(lái)重要發(fā)展。三星在先進(jìn)節(jié)點(diǎn)方面的制造經(jīng)驗(yàn)加上我們面向20納米設(shè)計(jì)的工具和方法是這個(gè)項(xiàng)目成功的關(guān)鍵。我們希望通過(guò)與三星的合作,實(shí)現(xiàn)更多的技術(shù)進(jìn)步,使用戶在20納米及更高工藝節(jié)點(diǎn)方面受益。



關(guān)鍵詞: Cadence 三星 20納米

評(píng)論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉