新聞中心

EEPW首頁 > EDA/PCB > 業(yè)界動(dòng)態(tài) > inFET聯(lián)電拚F可能搶先臺(tái)積電

inFET聯(lián)電拚F可能搶先臺(tái)積電

—— 領(lǐng)先其競爭對(duì)手一步
作者: 時(shí)間:2012-08-13 來源:SEMI 收藏

  在晶圓代工領(lǐng)域一直居于(TSMC)之后的聯(lián)電(UMC),可望藉由率先采用 制程技術(shù),領(lǐng)先其競爭對(duì)手一步。

本文引用地址:http://m.butianyuan.cn/article/135674.htm

  盡管十年前,是最初發(fā)起 構(gòu)想的主要企業(yè)之一。但依照聯(lián)電與 IBM 簽署的授權(quán)協(xié)議,最快在2014年下半年便可采用 20nm 量產(chǎn),這要比最新披露的時(shí)程提早一年。

  聯(lián)電取得的 FinFET 授權(quán)是在矽晶圓上制造,而不是在絕緣層上覆矽(SOI)晶圓上,據(jù)一位發(fā)言人表示。這將使聯(lián)電能更快地引進(jìn)技術(shù),并使用運(yùn)行20nm 塊狀 CMOS制程來量產(chǎn)。若能確保鰭已經(jīng)具備良好的矩形截面定義,就能更顯著地展現(xiàn)出性能的差異化,同時(shí),未來在SOI晶圓上生產(chǎn)FinFET時(shí)也能進(jìn)一步改善漏電流性能。

  在聯(lián)電第二季法說會(huì)中,當(dāng)被問到聯(lián)電準(zhǔn)備在2014年推出20nm FinFET時(shí),聯(lián)電CEO孫世偉并沒有反駁。他接著表示,聯(lián)電的首次FinFET元件將以和20nm平面CMOS相同的20nm后段制程為基礎(chǔ)。他表示,許多公司都采取相同做法,但有些人將之定義為16或14nm制程。他進(jìn)一步指出,這實(shí)際上只是行銷手法罷了。

  臺(tái)積電最近表示,其首個(gè) FinFET 制程將會(huì)搭配16nm節(jié)點(diǎn),而且可能會(huì)在2015年下半年量產(chǎn)。不過,臺(tái)積電也會(huì)在20nm后段制程中使用 FinFET ,因此,該公司的 FinFET 時(shí)程表可能還會(huì)有變數(shù)。



關(guān)鍵詞: 臺(tái)積電 FinFET

評(píng)論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉