蘭州重離子加速器小功率直流電源數(shù)字化方案

4．1 PID計(jì)算模塊硬件程序設(shè)計(jì)
該設(shè)計(jì)采用增量型PID控制，即：

式中：s(k)為k時(shí)刻AD電流采樣值；p(k)為電流給定值；e(k)為電流偏差；Kp，Ki，Kd分別為比例、積分、微分系數(shù)；△u(k)為PID變化量；u(k)為PID調(diào)節(jié)器計(jì)算結(jié)果。
上式中3個(gè)式子由硬件程序中偏差計(jì)算、PID累加和△PID計(jì)算子模塊實(shí)現(xiàn)，如圖5所示。

在PID模塊中引入了兩個(gè)調(diào)節(jié)參數(shù)，即：積分項(xiàng)上限和PID變化量上限，積分項(xiàng)上限用于防止積分飽和，實(shí)現(xiàn)積分分離；PID變化量上限用于限制PID跟蹤速度，從而避免超調(diào)。這兩個(gè)參數(shù)由用戶從CAN總線由上位機(jī)輸入。
為適應(yīng)電源調(diào)試的需要，該系統(tǒng)設(shè)計(jì)了開環(huán)、P調(diào)節(jié)、PI調(diào)節(jié)和PID調(diào)節(jié)4種調(diào)節(jié)方式。在P調(diào)節(jié)時(shí)，忽略積分項(xiàng)和微分項(xiàng)；PI調(diào)節(jié)時(shí)，忽略積分項(xiàng)；開環(huán)時(shí)，不進(jìn)行PID調(diào)節(jié)。為保證計(jì)算速度，PID調(diào)節(jié)器采用流水線設(shè)計(jì)，3個(gè)子模塊依次執(zhí)行。同時(shí)，為避免模塊計(jì)算中的中間結(jié)果被帶入下一個(gè)模塊，引起計(jì)算結(jié)果干擾，在各模塊中加入了濾波程序。經(jīng)過仿真，3個(gè)模塊可實(shí)現(xiàn)預(yù)定計(jì)算功能。
4．2 PWM硬件程序設(shè)計(jì)
PID計(jì)算數(shù)值經(jīng)變換后得到PWM脈寬量，送入PWM波形發(fā)生模塊。當(dāng)PWM計(jì)數(shù)器計(jì)數(shù)小于計(jì)算得PWM脈寬量時(shí)，輸出低電平；反之輸出高電平。該控制系統(tǒng)使用15位PWM計(jì)數(shù)器循環(huán)計(jì)數(shù)，計(jì)數(shù)時(shí)鐘系統(tǒng)頻率為50MHz，則PWM輸出波形頻率fs=1.526kHz。設(shè)計(jì)時(shí)將V4導(dǎo)通角滯后V1180°(電流為正極性時(shí))，負(fù)極性時(shí)V3滯后V2180°，從而實(shí)現(xiàn)橋口輸出波形倍頻，圖6為PWM輸出波形。故H橋橋口輸出的波形頻率為3．052 kHz。

PWM使能條件：①狀態(tài)板無故障送入，狀態(tài)板有使能信號送入調(diào)節(jié)板FPGA；②電源收到CAN總線發(fā)來的電源開機(jī)命令。使能時(shí)PWM開始計(jì)數(shù)，產(chǎn)生PWM波形，否則波形封鎖，恒輸出低電平。

5 CAN總線通訊網(wǎng)絡(luò)
該設(shè)計(jì)使用Basic CAN協(xié)議，采用11位識別碼。電源狀態(tài)板和調(diào)節(jié)板分別作為CAN總線兩個(gè)獨(dú)立節(jié)點(diǎn)，但共用同一識別碼(電源編號)，故理論上一臺上位機(jī)最多控制2 048臺電源，可滿足需求。圖7為CAN總線網(wǎng)絡(luò)。在狀態(tài)板中，MCU C8051F自帶CAN控制器，MCU直接或通過索引方式訪問CAN寄存器，實(shí)現(xiàn)CAN總線收發(fā)和MCU與CAN控制FIFO的數(shù)據(jù)交換。在調(diào)節(jié)板中，采用專用CAN控制器芯片SJA1000來通訊，編寫基于FPGA的SJA1000驅(qū)動(dòng)程序來接收SJA1000中斷信號和實(shí)現(xiàn)FPGA訪問SJA1000寄存器，實(shí)現(xiàn)數(shù)據(jù)收發(fā)。SJA1000驅(qū)動(dòng)程序包括初始化、接收、發(fā)送、故障處理和溢出處理等5個(gè)子模塊。CAN通信中波特率均為50 kbps，可實(shí)現(xiàn)最遠(yuǎn)1．3 km的有效通訊。

6 實(shí)驗(yàn)
將該電源數(shù)字控制方案用于±15A／15 V單H橋DC／DC電源實(shí)驗(yàn)平臺，經(jīng)調(diào)試輸出電流達(dá)到預(yù)期的±15 A要求。測試電源輸出電流穩(wěn)定度，負(fù)載采用1．25 Ω阻性負(fù)載，加電流6．5 A，用7081數(shù)字電壓表測量反饋電阻兩端電壓U，如圖8所示。N為采樣次數(shù)(每4 s采樣一次，共采樣1 000次)，電源穩(wěn)定度可達(dá)6×10-4，達(dá)到設(shè)計(jì)要求。

7 結(jié)論
狀態(tài)板加調(diào)節(jié)板的設(shè)計(jì)可有效分散危險(xiǎn)，防止單一控制芯片失效導(dǎo)致電源失控，提高了電源可靠性；基于FPGA硬件程序的電源PID-PWM方式，相比嵌入式軟件實(shí)現(xiàn)方式，可防止因軟件執(zhí)行中中斷響應(yīng)時(shí)間不可控導(dǎo)致的調(diào)節(jié)實(shí)時(shí)性問題，增加電流跟隨精度；設(shè)計(jì)更加靈活，占用資源少，相對基于FPGA的軟核嵌入式軟件實(shí)現(xiàn)方式，該設(shè)計(jì)可減少FPGA資源占用量至原來的1／6左右。