一個(gè)高性能帶隙基準(zhǔn)電壓源的設(shè)計(jì)

由文獻(xiàn)[2]可知，二次曲率的校正可以通過(guò)不同溫度系數(shù)的電阻來(lái)實(shí)現(xiàn)，即：

由于R1和R3具有不同的溫度系數(shù)，對(duì)二者比值用泰勒公式展開(kāi)，有：

式中：K1為R1的溫度系數(shù)，為正值；K3為R3的溫度系數(shù)，為負(fù)值。二者的溫度系數(shù)正負(fù)差異越大，曲率補(bǔ)償?shù)男Ч驮胶谩?br /> 當(dāng)MOS管的柵一源電壓接近于開(kāi)啟電壓時(shí)，該MOS管就工作在亞閾值區(qū)。此時(shí)，流過(guò)管子的電流與柵一源電壓呈指數(shù)關(guān)系，其電流公式如下：

式中：n為亞閾值斜率因子(1n3)；ID0是一個(gè)與工藝有關(guān)的參數(shù)。由圖2可知，由于流過(guò)M19的電流與M15，M17的電流相等，則有：

由式(4)、式(6)～式(8)整理得：

由于m1/n>1，所以R3和R2的溫度系數(shù)差異得到了指數(shù)關(guān)系的放大，從而對(duì)Vbe3的二階溫度系數(shù)有了更好的補(bǔ)償效果，而且該特性只需要1個(gè)N型MOS管實(shí)現(xiàn)，相對(duì)于文獻(xiàn)[3]來(lái)說(shuō)，節(jié)省了電阻的占用面積，很適合在工程上使用。
1．3 提高電源抑制電路與啟動(dòng)電路分析
原則上來(lái)說(shuō)，傳統(tǒng)的帶隙電路本身具有較好的電源抑制特性，其輸出電壓幾乎與電源電壓無(wú)關(guān)，但是目前工程上使用的MOS管大部分為亞微米器件，因而不可避免地產(chǎn)生二級(jí)效應(yīng)(主要是溝道長(zhǎng)度調(diào)制效應(yīng)和體效應(yīng))，對(duì)流過(guò)MOS管的電流I產(chǎn)生影響。所以要得到一個(gè)精準(zhǔn)的基準(zhǔn)電壓，必須引入額外電路，提高電路的電源電壓抑制能力。
在該設(shè)計(jì)中，除了采用cascode結(jié)構(gòu)外，額外增加了M21～M28來(lái)實(shí)現(xiàn)對(duì)電源波動(dòng)的抑制，如圖2所示。帶隙的核心電路電壓由V1提供，當(dāng)電源電壓 VDD升高時(shí)，V1電平也將升高，同時(shí)由M21～M24感應(yīng)運(yùn)放兩個(gè)輸入節(jié)點(diǎn)電位差并將其進(jìn)一步放大，提升了M25的柵極電位，同時(shí)通過(guò)M26鏡相電流的增大，使流過(guò)M25的電流增大，降低了M25的等效輸出電阻，最終使V1電平降低。顯然放大器的增益越高，對(duì)電源波動(dòng)的抑制越好。
由于電路存在兩個(gè)偏置點(diǎn)，為了保證電路的正常工作，加入了M29～M31的啟動(dòng)電路。當(dāng)電源電壓接通時(shí)，可能出現(xiàn)各支路電流為零的情況，電路處于非正常工作狀態(tài)，此時(shí)輸出電壓也為0。由于M30和M31組成的反相器使M29的柵極電位變?yōu)楦?，故M29將導(dǎo)通并向電路注入電流，使電路啟動(dòng)恢復(fù)正常工作狀態(tài)，此時(shí)電路輸出電壓為高，M29柵極電位變?yōu)?，M29關(guān)斷，所以對(duì)電路正常工作不會(huì)產(chǎn)生影響。電路中pwr主要控制電路的開(kāi)關(guān)狀態(tài)，當(dāng)pwr接高／低電平時(shí)，電路處于關(guān)／開(kāi)狀態(tài)。

2 版圖設(shè)計(jì)
最終版圖設(shè)計(jì)如圖3所示，在該設(shè)計(jì)中版圖設(shè)計(jì)需要注意的主要問(wèn)題是保證器件之間的匹配和對(duì)稱(chēng)，匹配的器件布局要緊湊，并盡可能保證周?chē)h(huán)境的一致性，例如，運(yùn)放的輸入差分對(duì)M8和M9、同材料電阻R1和R2等。因?yàn)檫\(yùn)放的失調(diào)對(duì)電路的性能影響較大。而電阻的失配也會(huì)對(duì)輸出電壓的溫度特性產(chǎn)生影響。另外，構(gòu)成電流鏡的MOS管之間保持對(duì)稱(chēng)性在該設(shè)計(jì)中也是至關(guān)重要的。為了抑制溝道長(zhǎng)度調(diào)制效應(yīng)，在該設(shè)計(jì)中， MOS管的溝道長(zhǎng)度取工藝允許的最小長(zhǎng)度的兩倍。最后，在面積和性能之間取一個(gè)折衷關(guān)系，將Q1與Q2的面積之比定為8：1。

3 后仿真模擬結(jié)果
該電路設(shè)計(jì)主要采用TSMC CMOS 0．18／μm工藝，使用Cadence Spectre進(jìn)行仿真，并用calibre完成版圖的參數(shù)提取。
后仿真輸出電壓隨溫度的變化如圖4所示。從圖中可以看到，在溫度-40～+120℃范圍內(nèi)，電壓僅變化O．39 mV，溫度系數(shù)約為3．3 ppm／℃。基準(zhǔn)電壓隨電源電壓的變化如圖5所示。電源電壓從2．7～3．3 V變化范圍內(nèi)，輸出的基準(zhǔn)電壓變化在18μV左右。

4 結(jié) 語(yǔ)
采用0．18μm標(biāo)準(zhǔn)CMOS工藝設(shè)計(jì)了一個(gè)應(yīng)用于高精度要求場(chǎng)合的基準(zhǔn)電壓源，采用一種新的二階補(bǔ)償方法對(duì)傳統(tǒng)帶隙進(jìn)行了改進(jìn)，并加入反饋電路來(lái)提高電路的電源電壓抑制特性。結(jié)果表明，輸出電壓的溫度系數(shù)僅為3．3 ppm／℃，在電源電壓2．7～3．3 V波動(dòng)范圍內(nèi)，輸出電壓波動(dòng)為18μV，而且電路的二階補(bǔ)償部分僅用了3個(gè)器件，節(jié)省了設(shè)計(jì)面積，很適合實(shí)際工程的使用，具有很大的實(shí)用價(jià)值。