一個(gè)高性能帶隙基準(zhǔn)電壓源的設(shè)計(jì)

摘 要：設(shè)計(jì)一種適用于標(biāo)準(zhǔn)CMOS工藝的帶隙基準(zhǔn)電壓源。該電路采用一種新型二階曲率補(bǔ)償電路改善輸出電壓的溫度特性；采用高增益反饋回路提高電路的電源電壓抑制能力。結(jié)果表明，電路溫度系數(shù)為3．3 ppm／℃，在電源電壓2．7～3．6 V范圍內(nèi)輸出僅變化18μV左右。
關(guān)鍵詞：CMOS；帶隙基準(zhǔn)電壓源；曲率補(bǔ)償；電源抑制比

0 引 言
基準(zhǔn)電壓是集成電路設(shè)計(jì)中的一個(gè)重要部分，特別是在高精度電壓比較器、數(shù)據(jù)采集系統(tǒng)以及A／D和 D／A轉(zhuǎn)換器等中，基準(zhǔn)電壓隨溫度和電源電壓波動而產(chǎn)生的變化將直接影響到整個(gè)系統(tǒng)的性能。因此，在高精度的應(yīng)用場合，擁有一個(gè)具有低溫度系數(shù)、高電源電壓抑制的基準(zhǔn)電壓是整個(gè)系統(tǒng)設(shè)計(jì)的前提。
傳統(tǒng)帶隙基準(zhǔn)由于僅對晶體管基一射極電壓進(jìn)行一階的溫度補(bǔ)償，忽略了曲率系數(shù)的影響，產(chǎn)生的基準(zhǔn)電壓和溫度仍然有較大的相干性，所以輸出電壓溫度特性一般在20 ppm／℃以上，無法滿足高精度的需要。
基于以上的要求，在此設(shè)計(jì)一種適合高精度應(yīng)用場合的基準(zhǔn)電壓源。在傳統(tǒng)帶隙基準(zhǔn)的基礎(chǔ)上利用工作在亞閾值區(qū)MOS管電流的指數(shù)特性，提出一種新型二階曲率補(bǔ)償方法。同時(shí)，為了盡可能減少電源電壓波動對基準(zhǔn)電壓的影響，在設(shè)計(jì)中除了對帶隙電路的鏡相電流源采用cascode結(jié)構(gòu)外還增加了高增益反饋回路。在此，對電路原理進(jìn)行了詳細(xì)的闡述，并針對版圖設(shè)計(jì)中應(yīng)該的注意問題進(jìn)行了說明，最后給出了后仿真結(jié)果。

l 電路設(shè)計(jì)
1．1 傳統(tǒng)帶隙基準(zhǔn)分析
通常帶隙基準(zhǔn)電壓是通過PTAT電壓和CTAT電壓相加來獲得的。由于雙極型晶體管的基一射極電壓Vbe呈負(fù)溫度系數(shù)，而偏置在相同電流下不同面積的雙極型晶體管的基一射極電壓之差呈正溫度系數(shù)，在兩者溫度系數(shù)相同的情況下將二者相加就得到一個(gè)與溫度無關(guān)的基準(zhǔn)電壓。
傳統(tǒng)帶隙電路結(jié)構(gòu)如圖1所示，其中Q2的發(fā)射極面積為Q1和Q3的m倍，流過Q1～Q3的電流相等，運(yùn)算放大器工作在反饋狀態(tài)，以A，B兩點(diǎn)為輸入，驅(qū)動Q1和Q2的電流源，使A，B兩點(diǎn)穩(wěn)定在近似相等的電壓上。

假設(shè)流過Q1的電流為J，有：

由于式(5)中的第一項(xiàng)具有負(fù)溫度系數(shù)，第二項(xiàng)具有正溫度系數(shù)，通過調(diào)整m值使兩項(xiàng)具有大小相同而方向相反的溫度系數(shù)，從而得到一個(gè)與溫度無關(guān)的電壓。理想情況下，輸出電壓與電源無關(guān)。
然而，標(biāo)準(zhǔn)工藝下晶體管基一射極電壓Vbe隨溫度的變化并非是純線性的，而且由于器件的非理想性，輸出電壓也會受到電源電壓波動的影響。其中，曲線隨溫度的變化主要取決于Vbe自身特性、集電極電流和電路中運(yùn)放的失調(diào)電壓，Vbe自身特性對曲率的影響最為嚴(yán)重，所以要獲得高性能的帶隙基準(zhǔn)電壓，就必須對曲線的曲率進(jìn)行校正。在本設(shè)計(jì)中，針對Vbe的高階溫度特性進(jìn)行了補(bǔ)償，并通過引用共源共柵和反饋電路來優(yōu)化帶隙電路的電源電壓抑制特性。
1．2 高性能帶隙基準(zhǔn)電路
該設(shè)計(jì)的完整電路如圖2所示，M6～M16電容C和電阻R4構(gòu)成運(yùn)算放大器；M1～M5為放大器提供所需要的偏置電流；基本帶隙部分由M13～M18， Q1～Q3以及R1和R2組成；M19，M20，R3構(gòu)成二次曲率補(bǔ)償電路，M21～M28構(gòu)成反饋放大反饋電路抑制電源波動，M29～M31完成電路的啟動功能；最后由pwr實(shí)現(xiàn)電路的開關(guān)狀態(tài)。