基于機器視覺的車道偏離預(yù)警系統(tǒng)的實現(xiàn)

2、系統(tǒng)設(shè)計與實現(xiàn)

　　實現(xiàn)圖 2 的基于視覺的汽車主動安全系統(tǒng)，數(shù)據(jù)的存儲和傳輸是一個主要的問題，尤其是對于汽車主動安全這樣的實時性要求非常高的應(yīng)用背景。如何在最短的時間內(nèi)，由原始采集到的圖像數(shù)據(jù)，經(jīng)過一系列的存儲器數(shù)據(jù)搬移及信號處理過程，獲得最終的對道路的理解判斷，并對車輛是否跑偏做出正確的決策，是本系統(tǒng)主要的實現(xiàn)目標。本文將依據(jù)數(shù)據(jù)在系統(tǒng)中的“流動”順序?qū)Ρ鞠到y(tǒng)進行詳細的介紹。

2.1、數(shù)據(jù)采集模塊

　　在本系統(tǒng)中，圖像數(shù)據(jù)是主要的傳感器信號，獲得高質(zhì)量的圖像數(shù)據(jù)對后期的處理和功能的實現(xiàn)具有較大的意義。但是對于實際的應(yīng)用環(huán)境，由于天氣、光照等因素的影響，甚至是一系列特殊情況的出現(xiàn)，一般的圖像傳感器在各種條件下難以具有較好的魯棒性。為了較好的適應(yīng)各種道路和天氣狀況，保證駕駛的安全性，我們采用了適合道路使用的CMOS 數(shù)字攝像頭芯片自主開發(fā)了視覺采集模塊，該攝像頭芯片通過159 位SPI 控制字可完全編程控制，較好的實現(xiàn)對曝光時間、增益和噪聲等的調(diào)節(jié)。同時，該攝像頭芯片采用了一種多斜率的曝光模式輸出，在不同的曝光模式下，控制曝光的時間也是不一樣的，保證在光照過強或者光照條件非常弱的情況下，都可獲得較好的圖像。

　　對于攝像頭芯片的SPI 控制，本文為了自適應(yīng)的調(diào)整在不同背景下的工作模式，由DSP根據(jù)最后對圖像的理解和判斷的結(jié)果，給予FPGA 一定的通信信號完成對攝像頭芯片的頂層的系統(tǒng)級的控制，而底層的真正的SPI 控制字的修改和調(diào)整則由FPGA 來完成，這樣可避免SPI 的工作頻率和DSP 外部總線頻率的不一致而導(dǎo)致的DSP 工作效率的浪費，而FPGA來完成這樣的工作則比較容易。

2.2、數(shù)據(jù)傳輸、存儲模塊

　　在本系統(tǒng)中，從前端的圖像采集模塊，到最后的報警信號的輸出，數(shù)據(jù)是不停的在FPGA、SDRAM 及DSP 之間進行傳輸和搬移，接下來主要討論如何在這三者之間進行高速有效的搬移和處理，這也正是本文的主要模塊。系統(tǒng)中的數(shù)據(jù)流程主要有以下幾個方面：

　　Ⅰ、在 FPGA 中經(jīng)過預(yù)處理的圖像數(shù)據(jù)，首先必須存儲到主存儲芯片SDRAM 中，這是后端高層處理的基礎(chǔ)。

　　Ⅱ、DSP從SDRAM中讀取最新的圖像數(shù)據(jù)進行處理，并將處理的中間結(jié)果存于SDRAM中，這樣的讀寫過程很可能是循環(huán)進行的，SDRAM 的分塊存儲特性正適合這樣的性能要求。

　?、?、為了系統(tǒng)調(diào)試的方便，很可能要求顯示中間處理的結(jié)果，因此我們在 FPGA 上掛接了一塊顯示調(diào)試模塊，調(diào)試時FPGA 可從SDRAM 中讀取中間的處理結(jié)果進行顯示。

　?、?、還有一種情況，某些情況下我們可能要求 DSP 和FPGA 之間直接進行圖像數(shù)據(jù)的傳輸，這也是我們必須考慮的范疇。

　　綜合上面的種種可能情況，考慮我們采用的 DSP 芯片同時支持FIFO 和SDRAM 芯片的無縫連接，我們設(shè)計了圖3 的數(shù)據(jù)傳輸方案：

首先，前端的采集模塊輸出的圖像數(shù)據(jù)是 8 位的，而對于我們采用的SDRAM 存儲芯片和DSP 處理芯片，數(shù)據(jù)總線都是64 位的。為了不造成資源的浪費，在FPGA 對圖像進行預(yù)處理的過程中，我們同時將8 位的圖像數(shù)據(jù)拼接成64 的數(shù)據(jù)輸出，這樣可充分利用系統(tǒng)的資源。

　　其次，在 FPGA 中經(jīng)過一系列并行預(yù)處理的圖像數(shù)據(jù)，存儲于FPGA 內(nèi)部開辟的FIFO中。FPGA 給出握手信號，通知DSP 可以開始由FIFO 向SDRAM 傳輸數(shù)據(jù)，數(shù)據(jù)的傳輸過程則完全由DSP 通過EDMA 傳輸方式來控制完成。當核心處理器DSP 完成當前操作的情況下，再從SDRAM 中讀入最新的數(shù)據(jù)進行處理，這可充分利用DSP 芯片豐富的外設(shè)資源。

　　同時，由圖 3 的數(shù)據(jù)流圖我們發(fā)現(xiàn)數(shù)據(jù)在由FPGA 向SDRAM 傳輸?shù)倪^程中，相對于DSP 來說，F(xiàn)PGA 中開辟的用來存儲數(shù)據(jù)的FIFO 模塊和外部主存儲器SDRAM 模塊是掛接于DSP 上的相同的地址總線和數(shù)據(jù)總線上的，在這種源設(shè)備和目的設(shè)備掛接于相同外部總線上的傳輸形式下，我們采用的DSP 芯片支持一種優(yōu)化的EDMA 傳輸模式－PDT 傳輸，它優(yōu)化了數(shù)據(jù)的傳輸過程，使得DSP 的EDMA 傳輸模式可在數(shù)據(jù)不經(jīng)過DSP 內(nèi)的緩存區(qū)的情況下，直接由源設(shè)備FIFO 傳輸?shù)侥康脑O(shè)備SDRAM 中，從而可在一個周期內(nèi)完成數(shù)據(jù)的傳輸。相比于傳統(tǒng)的傳輸模式，先由FPGA 傳輸?shù)紻SP 內(nèi)部的緩存區(qū)，再由DSP 寫入到SDRAM 中，PDT 傳輸模式基本上可縮短一半的數(shù)據(jù)傳輸時間，對于像圖像這樣的大容量數(shù)據(jù)傳輸來說，是具有非常大的意義的。