基于機(jī)器視覺(jué)的車(chē)道偏離預(yù)警系統(tǒng)的實(shí)現(xiàn)

　　完成了前端預(yù)處理模塊到主存儲(chǔ)器 SDRAM 的數(shù)據(jù)搬移過(guò)程，接下來(lái)主要是后端的高速數(shù)據(jù)傳輸過(guò)程。DSP 與SDRAM 之間的數(shù)據(jù)傳輸可達(dá)到100MHz 以上的高速速率，尤其是DSP 支持的EDMA 傳輸方式，更是允許不在CPU 干涉的情況下，就可完成外部數(shù)據(jù)與DSP 內(nèi)部的Cache 之間的傳輸，這樣可提高CPU 工作的效率。另外，DSP 芯片內(nèi)部有兩級(jí)的緩存，第二級(jí)緩存L2 更是可達(dá)到1MB，因此我們考慮采用現(xiàn)在流行的ping-pong 傳輸方式，當(dāng)CPU 在處理緩存中的ping 或pong 內(nèi)部的數(shù)據(jù)時(shí)，在可以預(yù)測(cè)剩余處理時(shí)間的前提下，我們可預(yù)先將接下來(lái)要處理的數(shù)據(jù)通過(guò)EDMA 方式傳輸?shù)綄?duì)應(yīng)的pong 或ping 存儲(chǔ)區(qū)中，這樣便將數(shù)據(jù)傳輸?shù)臅r(shí)間蘊(yùn)含在了處理過(guò)程中，節(jié)省了相應(yīng)的傳輸時(shí)間，提高了效率。

　　綜合了上面對(duì)整個(gè)數(shù)據(jù)傳輸流程的分析，我們可以得出如圖4 所示的數(shù)據(jù)搬移過(guò)程。由圖中可以看出，從Sensor 出來(lái)的數(shù)據(jù)到FPGA 中的預(yù)處理，與DSP 內(nèi)部的數(shù)據(jù)處理過(guò)程，在SDRAM 的緩存處理下，是可以以流水線(xiàn)的方式傳輸處理的，F(xiàn)PGA 作為前端預(yù)處理模塊，完成大容量數(shù)據(jù)的處理過(guò)程，對(duì)于系統(tǒng)效率的提高具有非常大的作用。

3、系統(tǒng)軟件算法

　關(guān)于前端圖像預(yù)處理方法及車(chē)道偏離決策算法的介紹性文章比較多[2][3][4]，在本文中就不做過(guò)多的描述，主要的實(shí)現(xiàn)流程如圖5所示。通過(guò) [2]中的一些典型算法，我們驗(yàn)證了本文所設(shè)計(jì)的汽車(chē)主動(dòng)安全系統(tǒng)是完全滿(mǎn)足汽車(chē)駕駛這種應(yīng)用條件下的實(shí)時(shí)性要求的，而且該系統(tǒng)是具有較強(qiáng)的擴(kuò)展性的。

4、結(jié)論

　　本文詳細(xì)介紹了一套基于 DSP 計(jì)算和FPGA 邏輯計(jì)算的車(chē)道偏離預(yù)警系統(tǒng)的實(shí)現(xiàn)方案，主要解決了大容量圖像數(shù)據(jù)在系統(tǒng)中的高速傳輸和存儲(chǔ)、處理等。在設(shè)計(jì)的過(guò)程中，本文充分運(yùn)用了FPGA 的邏輯資源對(duì)底層視覺(jué)算法的適應(yīng)性及DSP 芯片的高速處理能力來(lái)滿(mǎn)足高層的串行度高的視覺(jué)算法。通過(guò)一系列的實(shí)驗(yàn)，驗(yàn)證了該系統(tǒng)滿(mǎn)足汽車(chē)安全這種應(yīng)用背景下的高實(shí)時(shí)性要求。

本文創(chuàng)新點(diǎn)：

　?。?） 結(jié)合駕駛員、汽車(chē)與道路環(huán)境的關(guān)系，模擬人的駕駛行為來(lái)設(shè)計(jì)汽車(chē)主動(dòng)安全系統(tǒng)，在系統(tǒng)設(shè)計(jì)的原理上更有現(xiàn)實(shí)意義；

　?。?） 針對(duì)計(jì)算機(jī)視覺(jué)系統(tǒng)設(shè)計(jì)中對(duì)多個(gè)層次算法的適應(yīng)性，采用DSP 計(jì)算和FPGA 邏輯計(jì)算相結(jié)合的方式，滿(mǎn)足系統(tǒng)算法各個(gè)層次的要求；

　?。?） 對(duì)計(jì)算機(jī)視覺(jué)系統(tǒng)中數(shù)據(jù)傳輸、存儲(chǔ)和處理的流程進(jìn)行了詳細(xì)的分析，采用優(yōu)化的EDMA 傳輸方式-PDT 來(lái)滿(mǎn)足系統(tǒng)實(shí)時(shí)性的要求；