深度解讀：未來(lái)會(huì)有足夠的硅晶圓嗎？

　　SOI晶圓市場(chǎng)是值得關(guān)注的一個(gè)重點(diǎn)。環(huán)球晶圓發(fā)起這單交易的一個(gè)原因就是看中了SOI的市場(chǎng)。

　　從構(gòu)成上看，一個(gè)SOIsubstrates在其隱埋氧化層上面包括了一個(gè)超薄的硅層，而絕緣層就抑制了設(shè)備的泄漏。

　　SOI晶圓被應(yīng)用到數(shù)字、電源和RF應(yīng)用。在數(shù)字領(lǐng)域，現(xiàn)在已經(jīng)推進(jìn)到了一個(gè)叫做FD-SOI的平面工藝。

　　對(duì)于芯片制造商來(lái)說(shuō)，F(xiàn)D-SOI是他們?cè)趬K狀硅上面的一個(gè)可替代選擇。當(dāng)中包括28nm的plannar和FinFET。FD-SOI的存在給產(chǎn)業(yè)界未來(lái)的路線提供了一個(gè)新選擇。當(dāng)中的領(lǐng)導(dǎo)者是 GlobalFoundries.。

　　但關(guān)于SOI，有兩點(diǎn)值得注意，那就是晶圓成本和供應(yīng)鏈?，F(xiàn)在只有幾個(gè)SOI晶圓供應(yīng)商，分別是Shin-Etsu,Soitec, Sumco 和SunEdisonSemi.

　　即使 GlobalWafers-SunEdison的交易最終確定，也不會(huì)影響SOI晶圓的供應(yīng)。我認(rèn)為關(guān)于SOI晶圓的供應(yīng)量是不需要擔(dān)心的，三星的相關(guān)人士表示。

　　成本在SOI市場(chǎng)是應(yīng)該值得關(guān)注的。晶圓制造商過(guò)去幾年在降低SOI晶圓的成本上做了很多努力。主要的挑戰(zhàn)在設(shè)備層的厚薄均勻性和反射率上面，這兩項(xiàng)都在設(shè)備層或以下。尤其是厚薄均勻性，對(duì)于SOI晶圓來(lái)說(shuō)是最大的挑戰(zhàn)。

　　有人說(shuō)SOI的成本是最主要的問題，但有些專家并不這樣認(rèn)為。因?yàn)镾OI技術(shù)在過(guò)去幾年得到了很大的提升，例如一個(gè)簡(jiǎn)單的 STI，就可以消除SOI晶圓的成本差異。

　　三星則認(rèn)為，尺寸會(huì)是SOI晶圓的一個(gè)挑戰(zhàn)，隨著工藝進(jìn)展到FDSOI，三星希望能降低SOI晶圓的substrates成本。

　　但總的看來(lái),SOI晶圓市場(chǎng)還非常小，Polished和epitaxial晶圓依然是市場(chǎng)上的大頭。

　　Polished 晶圓被應(yīng)用到Memory，這就要求有平滑和干凈平面的超平substrates，而substrates 晶圓責(zé)備廣泛應(yīng)用到Logic和其他市場(chǎng)。

　　Anneal-based晶圓也關(guān)注日增，anneal晶圓的制造成本比epi晶圓更低，所以前者的平均成本較后者更低。

　　通常epi晶圓是用但晶圓設(shè)備加工，而anneal 晶圓則一次把大約30個(gè)拋光晶圓放置在一個(gè)分層式熔爐。這是基于一個(gè)分層工藝制造的，這樣你就會(huì)耗費(fèi)更少的成本。

　　硅晶圓市場(chǎng)非常關(guān)鍵，我們希望他會(huì)變得越來(lái)越好。