從7nm到3nm GAA，三星為何激進(jìn)地采用EUV？

　　隨著聯(lián)電、格芯先后退出半導(dǎo)體先進(jìn)工藝競賽，目前仍有實力一爭高下的，僅剩下臺積電、三星和英特爾。就當(dāng)前進(jìn)展而言，臺積電公布的7nm芯片已有50多款在流片，可算是遙遙領(lǐng)先。英特爾則仍苦苦掙扎于10nm。三星近年來逐漸將代工業(yè)務(wù)視為發(fā)展重點誓做“最受信任的代工廠”，并曾揚言要爭取25%的代工市場，在今年其在美國、中國、日本等多地先后舉辦的三星代工論壇(SFF)上還公布了其7nm以后的最新工藝路線圖，展示與臺積電拼到底的決心。

　　按照三星的計劃，2018年晚些時候會推出7nm FinFET EUV工藝，而8nm LPU工藝也會開始風(fēng)險試產(chǎn);2019年推出7nm的優(yōu)化版，即5/4nm FinFET EUV工藝，同時面向RF射頻、eMRAM等芯片的18nm FD-SoI工藝開始風(fēng)險試產(chǎn);2020年推出3nm EUV工藝，同時晶體管架構(gòu)從FinFET轉(zhuǎn)向GAA( Gate-All-Around)。三星將GAA視為7nm節(jié)點之后取代FinFET晶體管的新一代候選技術(shù)。

　　由于臺積電要到第二代7nm工藝N7+上才會使用EUV工藝，因此三星算是首家大規(guī)模量產(chǎn)EUV工藝，激進(jìn)的三星在7nm工藝就直接上EUV，未來的5/4/3nm節(jié)點也會全面使用EUV工藝。

　　據(jù)悉，目前三星已經(jīng)在韓國華城的S3生產(chǎn)線上部署了ASML的NXE3400 EUV光刻機，這條生產(chǎn)線是由原本的10nm工藝改造而來，EUV產(chǎn)能據(jù)稱已經(jīng)達(dá)到了大規(guī)模量產(chǎn)的標(biāo)準(zhǔn)。除此之外，三星還將新建一條EUV工藝專用的產(chǎn)線，計劃在2019年底全面完成后，2020年實現(xiàn)EUV量產(chǎn)。

　　三星代工業(yè)務(wù)首席工程師Yongjoo Jeon在今年5月份的論壇上表示，三星將使用內(nèi)部開發(fā)的EUV光罩檢測工具，這是一個重要的優(yōu)勢，因為還沒有類似的商業(yè)工具被開發(fā)出來。此外，三星也在開發(fā)EUV微影光阻劑，并有望在今年稍晚達(dá)到大規(guī)模量產(chǎn)要求的目標(biāo)良率。

　　為何三星如此堅定地在其首個7nm就激進(jìn)地采用EUV技術(shù)?據(jù)其表示，采用EUV是綜合許多因素考慮的結(jié)果，包括EUV設(shè)備是否準(zhǔn)備好，成本、多重曝光復(fù)雜性、保真度和間距縮放等。至少對三星自家的7nm而言，(柵極)間距可以控制在單次曝光，這使得整個光刻工藝流程減少了與曝光相關(guān)的大部分設(shè)計復(fù)雜性，例如涂色步驟對某些代工廠就是非常困難的一段制程。

　　此外，傳統(tǒng)多重曝光的諸多限制之一就是圖案保真度，所見通常并不是所得。據(jù)三星表示，通過采用EUV，圖案保真度比采用ArF多重曝光提升了70%。在版圖設(shè)計方面，EUV可以簡化布線，甚至在某些情況下可以較少過孔，極大的降低了設(shè)計復(fù)雜性。當(dāng)然，EUV帶來的好處遠(yuǎn)不止這些。

　　三星稱，在存儲應(yīng)用中，與基于ArF的多重曝光設(shè)計相比，采用單次曝光的2D EUV可以版圖布局面積減小最多達(dá)50%。為此，三星將最高密度的SRAM位單元尺寸縮小到0.0262μm2。

　　半導(dǎo)體業(yè)界為EUV已經(jīng)投入了相當(dāng)龐大的研發(fā)費用，因此也不難理解他們急于收回投資。雖然目前還不清楚EUV是否已經(jīng)100%準(zhǔn)備就緒，但是三星已經(jīng)邁出了實現(xiàn)大規(guī)模量產(chǎn)的第一步。

　　問題是，如果技術(shù)有了，產(chǎn)能有了，客戶會有誰?目前臺積電已經(jīng)拿下了絕大部分的7nm訂單，本就少之又少的7nm客戶，還會剩下哪些留給三星。

　　7nm之后，三星押寶GAA

　　GAA(環(huán)繞柵極)相比現(xiàn)在的FinFET三柵極設(shè)計，將重新設(shè)計晶體管底層結(jié)構(gòu)，克服當(dāng)前技術(shù)的物理、性能極限，增強柵極控制，性能大大提升。自二十一世紀(jì)初以來，三星和其他公司一直在開發(fā)GAA技術(shù)。GAA晶體管是場效應(yīng)晶體管(FET)，在通道的所有四個側(cè)面都有一個柵極，用于克服FinFET的物理縮放比例和性能限制，包括電源電壓。IMEC也認(rèn)為，GAA晶體管將是未來最有可能突破7nm以下FinFET工藝的候選技術(shù)。

　　據(jù)三星介紹，自2002年以來，三星專有的GAA技術(shù)被稱為多通道FET(MBCFET)，MCBFET使用納米片器件來增強柵極控制，顯著提高晶體管的性能。

　　而業(yè)內(nèi)人士認(rèn)為，三星所說的MBCFET，其實屬于水平溝道柵極環(huán)繞技術(shù)(Horizontal gate-all-around，有些文獻(xiàn)中又稱為Lateral gate-all-around，以下簡稱水平GAA，柵極環(huán)繞則簡稱GAA)的一種。盡管并沒有公開對外宣布,但其它的芯片廠商其實也在同一個方向努力，所計劃的啟用時間點也是大同小異。大家都是采用水平GAA，只不過鰭片形狀各有不同，三星是采用納米板片形狀的鰭片，有些廠商則傾向橫截面為圓形納米線形狀的鰭片。這些都屬于水平GAA，其它的變體還包括六角形鰭片，納米環(huán)形鰭片等。

　　關(guān)于三星的GAA即MCBFET技術(shù)何時能量產(chǎn)，該公司此前的規(guī)劃是在2020年開始在3nm節(jié)點量產(chǎn)，但Gartner代工廠研究副總裁Samuel Wang預(yù)計，三星將在2022年左右正式量產(chǎn)GAA晶體管，不過看起來進(jìn)展速度比預(yù)期更快。