三星即將宣布3nm以下工藝路線圖 挑戰(zhàn)硅基半導(dǎo)體極限

在半導(dǎo)體晶圓代工市場(chǎng)上，臺(tái)積電TSMC是全球一哥，一家就占據(jù)了全球50%以上的份額，而且率先量產(chǎn)7nm等先進(jìn)工藝，官方表示該工藝領(lǐng)先友商一年時(shí)間，明年就會(huì)量產(chǎn)5nm工藝。在臺(tái)積電之外，三星也在加大先進(jìn)工藝的追趕，目前的路線圖已經(jīng)到了3nm工藝節(jié)點(diǎn)，下周三星就會(huì)宣布3nm以下的工藝路線圖，緊逼臺(tái)積電，而且會(huì)一步步挑戰(zhàn)摩爾定律極限。

在半導(dǎo)體工藝上，臺(tái)積電去年量產(chǎn)了7nm工藝（N7+），今年是量產(chǎn)第二代7nm工藝（N7+），而且會(huì)用上EUV光刻工藝，2020年則會(huì)轉(zhuǎn)向5nm節(jié)點(diǎn)，目前已經(jīng)開始在Fab 18工廠上進(jìn)行了風(fēng)險(xiǎn)試產(chǎn)，2020年第二季度正式商業(yè)化量產(chǎn)。

明年的5nm工藝是第一代5nm，之后還會(huì)有升級(jí)版的5nm Plus（5nm+）工藝，預(yù)計(jì)在2020年第一季度風(fēng)險(xiǎn)試產(chǎn)，2021年正式量產(chǎn)。

三星這邊去年也公布了一系列路線圖，而且比臺(tái)積電還激進(jìn)，直接進(jìn)入EUV光刻時(shí)代，去年就說量產(chǎn)了7nm EUV工藝，之后還有5nm工藝，而3nm工藝節(jié)點(diǎn)則會(huì)啟用GAA晶體管，通過使用納米片設(shè)備制造出了MBCFET（Multi-Bridge-Channel FET，多橋-通道場(chǎng)效應(yīng)管），該技術(shù)可以顯著增強(qiáng)晶體管性能，主要取代FinFET晶體管技術(shù)。

3nm之后呢？目前臺(tái)積電、三星甚至Intel都沒有提及3nm之后的硅基半導(dǎo)體工藝路線圖，此前公認(rèn)3nm節(jié)點(diǎn)是摩爾定律最終失效的時(shí)刻，隨著晶體管的縮小會(huì)遇到物理上的極限考驗(yàn)。

三星將在5月14日舉行2019年度的SSF晶圓代工論壇會(huì)議，消息稱三星將在這次會(huì)議上公布3nm以下的工藝技術(shù)，而三星在這個(gè)領(lǐng)域的進(jìn)展就影響未來的半導(dǎo)體晶圓代工市場(chǎng)格局。