輕松驅(qū)動(dòng)CoolSiC? MOSFET：柵極驅(qū)動(dòng)設(shè)計(jì)指南

由米勒電容引起的寄生導(dǎo)通效應(yīng)，常被認(rèn)為是當(dāng)今碳化硅MOSFET應(yīng)用的一大缺陷。為了避免這種效應(yīng)，在硬開(kāi)關(guān)變流器的柵極驅(qū)動(dòng)設(shè)計(jì)中，通常采用負(fù)柵極電壓關(guān)斷。但是這對(duì)于CoolSiC? MOSFET真的有必要嗎？

引言

選擇適當(dāng)?shù)?a class="contentlabel" href="http://m.butianyuan.cn/news/listbylabel/label/柵極電壓">柵極電壓值是設(shè)計(jì)所有柵極驅(qū)動(dòng)的關(guān)鍵。借助英飛凌的CoolSiC MOSFET技術(shù)，設(shè)計(jì)人員能夠選擇介于15-18 V之間的開(kāi)通柵極電壓，從而讓開(kāi)關(guān)擁有最佳的載流能力或抗短路能力。而柵極關(guān)斷電壓值只需要確保器件能夠安全地關(guān)斷。英飛凌建議設(shè)計(jì)人員將MOSFET分立器件的關(guān)斷電壓定為0 V，從而實(shí)現(xiàn)柵極驅(qū)動(dòng)電路的簡(jiǎn)化。

為此，本文將介紹一種易于重現(xiàn)的方法來(lái)表征碳化硅MOSFET的敏感性，并報(bào)告利用CoolSiC^? MOSFET分立器件獲得的試驗(yàn)結(jié)果。

圖1：米勒電容CGD在體二極管關(guān)斷期間的影響。

寄生導(dǎo)通效應(yīng)

柵極的電感和電容反饋可能導(dǎo)致半導(dǎo)體開(kāi)關(guān)意外導(dǎo)通。但如果使用了碳化硅MOSFET，通常考慮的是由米勒電容引起的電容反饋。圖1便解釋了這種效應(yīng)。下管開(kāi)關(guān)S₂的體二極管續(xù)流負(fù)載電流I_L，直至上管開(kāi)關(guān)S₁導(dǎo)通。當(dāng)負(fù)載電流換向到S₁后，S₂的漏源極電壓開(kāi)始上升。在本階段，不斷上升的漏極電位可通過(guò)米勒電容C_GD拉高S₂的柵極電壓。柵極關(guān)斷電阻試圖抵消并拉低電壓。如果該電阻的電阻值不足以拉低電壓，則電壓可能超出閾值水平，從而導(dǎo)致上下管直通，增加開(kāi)關(guān)損耗。

直通現(xiàn)象的風(fēng)險(xiǎn)和嚴(yán)重程度通常取決于特定的運(yùn)行條件和測(cè)量硬件。最危險(xiǎn)的運(yùn)行條件是母線電壓高、電壓急劇上升和結(jié)溫高。這些條件不僅導(dǎo)致柵極電壓更大幅度地上升，還會(huì)降低閾值水平。在硬件方面，最主要的影響因素包括與C_GD平行的電路板寄生電容、與C_GS平行的外部電容、柵極關(guān)斷電壓以及柵極關(guān)斷電阻。

圖2：用于特性測(cè)試的硬件配置：上管開(kāi)關(guān)S1作為“dv/dt發(fā)生器”，下管開(kāi)關(guān)S₂作為受試器件。實(shí)驗(yàn)?zāi)康氖钦业侥軌虮苊饧纳鷮?dǎo)通的S₂最大柵極關(guān)斷電阻。

特性測(cè)試平臺(tái)搭建和方法

設(shè)計(jì)人員經(jīng)常研究特定半導(dǎo)體開(kāi)關(guān)的柵極-電荷曲線，以了解其對(duì)寄生導(dǎo)通的敏感性。這種方式雖然足夠簡(jiǎn)單直觀（只需大致查看數(shù)據(jù)表即可），但并不能針對(duì)特定應(yīng)用得出真正有用的結(jié)論。其一大缺點(diǎn)在于，柵極電荷在本質(zhì)上是靜態(tài)的，而寄生導(dǎo)通顯然是動(dòng)態(tài)效應(yīng)。因此，必須開(kāi)展專(zhuān)門(mén)的特性表征試驗(yàn)，以在實(shí)際應(yīng)用條件下，評(píng)估1200 V/45 mΩ CoolSiC MOSFET在TO-247 3引腳和4引腳封裝中的寄生導(dǎo)通特性。所有試驗(yàn)均在柵極關(guān)斷電壓為0 V的條件下開(kāi)展。

半橋評(píng)估板的配置如圖2所示。它本質(zhì)上屬于換向單元，其中下管開(kāi)關(guān)為被測(cè)器件，而上管開(kāi)關(guān)用作dv/dt發(fā)生器。當(dāng)上管器件導(dǎo)通時(shí)，下管器件的漏源極電壓不斷上升，導(dǎo)致產(chǎn)生柵極電壓d_vDS/dt；并且，柵極關(guān)斷電阻越小，發(fā)生寄生導(dǎo)通的概率越低。本試驗(yàn)旨在為給定的測(cè)試用例找到臨界柵極關(guān)斷電阻值。這種所謂的臨界柵極電阻是指，相比用0 Ω柵極電阻獲得的基準(zhǔn)波形，導(dǎo)致Q*rr增大10%的電阻值。10%的閾值足以使我們獲得可靠的測(cè)量數(shù)據(jù)，但同時(shí)也足夠小，在大多數(shù)應(yīng)用中可忽略不計(jì)（參見(jiàn)圖3）。

本文在不同溫度、不同負(fù)載電流和不同電壓斜率下開(kāi)展試驗(yàn)。后者利用上管開(kāi)關(guān)S₁的RG_on進(jìn)行調(diào)整。

圖3：在100°C下且R_Goff值不同時(shí)，1200 V/45 mΩ CoolSiC MOSFET的波形示例。相比基準(zhǔn)波形（黑色，0 Ω），其它波形的Q*rr分別增大10%（橙色；12 Ω）和40%（紅色；22 Ω）。

符號(hào)Q*rr表示以下三種電荷量之和：（1）體二極管的反向恢復(fù)電荷；（2）半導(dǎo)體器件、布局和無(wú)源器件的容性電荷，以及（3）由寄生導(dǎo)通產(chǎn)生的電荷。

特性測(cè)試結(jié)果結(jié)果

在零負(fù)載電流下進(jìn)行測(cè)試意味著，被測(cè)器件的體二極管在開(kāi)關(guān)動(dòng)作之前沒(méi)有正向偏壓。未出現(xiàn)二極管恢復(fù)；瞬態(tài)動(dòng)作僅僅是電容的充放電。在這種情況下，寄生電感中感應(yīng)的電壓作用不大。因此，TO-247和TO-247-4引腳封裝的性能是相同的。

圖4概述了在電壓800 V、電流0 A的條件下獲得的測(cè)量結(jié)果。很明顯，為避免出現(xiàn)寄生導(dǎo)通，需要更小的R_Goff，d_vDS/dt越大，溫度就越高。值得一提的是，即使在50 V/ns和175°C的條件下，0 V的柵極關(guān)斷電壓也足以防止寄生導(dǎo)通。如果無(wú)法選擇足夠小的R_Goff，則可以使用具有源米勒鉗位功能的驅(qū)動(dòng)（如1EDC30I12MH）。

在較高的負(fù)載電流條件下，出現(xiàn)了從S₂的體二極管到S₁的MOS溝道的硬換流。由于存在二極管反向恢復(fù)和感應(yīng)電壓，情況較為復(fù)雜。簡(jiǎn)言之，有三種效應(yīng)發(fā)揮作用：

1. 體二極管恢復(fù)使平均dv_DS/dt變慢，緩解了寄生導(dǎo)通。

2. 換流回路電感和器件輸出電容之間的振蕩會(huì)局部增加dv_DS/dt，使情況更加嚴(yán)峻。

3. 假設(shè)采用標(biāo)準(zhǔn)TO-247封裝，S₂的通用源極端子的負(fù)反饋導(dǎo)致柵極電壓降低，增加了抗寄生導(dǎo)通的強(qiáng)度。

顯然，上述效應(yīng)的權(quán)重取決于實(shí)際的硬件配置。在使用應(yīng)用于本文所述的所有試驗(yàn)的評(píng)估板時(shí)，175°C和0 A是最關(guān)鍵的條件。因此，圖4突出顯示的無(wú)寄生導(dǎo)通的區(qū)域也適用于40 A測(cè)量——無(wú)論是TO-247封裝還是TO-247-4引腳封裝。

圖4：被測(cè)的1200 V/45 mΩ CoolSiC MOSFET臨界柵極電阻值與d_vDS/dt的函數(shù)關(guān)系。測(cè)量結(jié)果是利用0 V的柵極關(guān)斷電壓在800 V和0 A下獲得的。虛線表示計(jì)算的趨勢(shì)線。

對(duì)高速開(kāi)關(guān)應(yīng)用的影響

如圖3所示，由電容導(dǎo)通引起的直通電流和體二極管的反向恢復(fù)電流很難區(qū)分開(kāi)來(lái)。這兩種效應(yīng)都能延緩或緩和瞬態(tài)電壓，并導(dǎo)致二極管側(cè)和開(kāi)關(guān)側(cè)的開(kāi)關(guān)損耗的增加。在要求開(kāi)關(guān)速度最快的應(yīng)用中，寄生導(dǎo)通就如不合適的續(xù)流二極管一樣，會(huì)對(duì)開(kāi)關(guān)性能造成限制。

圖5所示為不同的碳化硅MOSFET技術(shù)在柵極電壓18/0 V的條件下運(yùn)行時(shí)能實(shí)現(xiàn)的最小開(kāi)通損耗。雖然不是所有器件都能在這樣的驅(qū)動(dòng)條件下保持快速開(kāi)關(guān)的特性，但結(jié)果證明CoolSiC MOSFET對(duì)寄生導(dǎo)通具有很高的抗擾度。

圖5：在800 V、15 A和150°C時(shí)，不同1200 V碳化硅MOSFET技術(shù)能實(shí)現(xiàn)的最小導(dǎo)通開(kāi)關(guān)損耗。

被測(cè)器件的標(biāo)稱(chēng)通態(tài)電阻為60-80 mΩ，在柵極電壓18/0 V和柵極電阻4.7 Ω的條件下運(yùn)行。為便于比較，還顯示了驅(qū)動(dòng)電壓為18/-5 V時(shí)CoolSiC MOSFET的開(kāi)關(guān)損耗。

結(jié)論

本文介紹了一種簡(jiǎn)單的方法，來(lái)表征功率半導(dǎo)體開(kāi)關(guān)對(duì)由米勒電容引起的寄生導(dǎo)通的敏感性。我們利用CoolSiC MOSFET分立器件在800 V的母線電壓和50 V/ns的開(kāi)關(guān)速度下進(jìn)行試驗(yàn)，結(jié)果表明，即使對(duì)于高速兩電平變流器而言，0 V的柵極關(guān)斷電壓也是可行的。在研究開(kāi)關(guān)電壓僅為總線電壓一半的三電平電路時(shí)，情況得到徹底緩解。在這種情況下，無(wú)論柵極電阻值是多少，CoolSiC MOSFET幾乎都沒(méi)有寄生導(dǎo)通。

假設(shè)有一個(gè)良好設(shè)計(jì)的、柵漏極電容極低的PCB布局，這時(shí)英飛凌鼓勵(lì)電力電子工程師使用0 V的柵極關(guān)斷電壓來(lái)操作CoolSiC MOSFET分立器件。這有助于簡(jiǎn)化柵極驅(qū)動(dòng)的設(shè)計(jì)，同時(shí)保證性能不受影響。

參考文獻(xiàn)

^[1] K. Sobe et al, “Characterization of the parasitic turn-on behavior of discrete CoolSiC? MOSFETs”, PCIM Europe 2019, Nuremberg, Germany, May 2018

^[2] T. Basler et al, “Practical Aspects and Body Diode Robustness of a 1200 V SiC Trench MOSFET”, PCIM Europe 2018, Nuremberg, Germany, June 2018

^[3] Infineon AN-2006-01: “Driving IGBTs with unipolar gate voltage”, Application Note, December 2005

^[4] S. Jahdi et al, “Investigation of parasitic turn-ON in silicon IGBT and Silicon Carbide MOSFET devices: A technology evaluation”, ECCE-Europe 2015, Geneva, Switzerland, September 2015

^[5] Infineon AN-2017-44: “1200V Highspeed3 IGBT in TO-247PLUS Evaluation Board”, Application Note (rev 1), November 2017