半導體：新產品迭出 新技術紛呈

全球進入65納米時代

　　2006年隨著65納米工藝的成熟，英特爾公司65納米生產線步入大批量生產階段。除英特爾外，美國德州儀器、韓國三星、日本東芝等世界上重要的半導體廠商的65納米生產線也紛紛投產。

　　在65納米工藝上，IBM等公司開發(fā)出了快速CMOS技術。他們采用了SiGe的應變硅技術和SiN薄層，使所開發(fā)的nMOS晶體管的驅動電流為1.259mA/μm，pMOS晶體管的驅動電流為0.735mA/μm。該快速MOS晶體管的漏電流在斷開狀態(tài)下僅為200pA/μm。除應變硅技術外，還采用了先進的10層布線技術和介電常數(shù)為2.75的低K材料作為層間絕緣膜。

　　美國AMD公司和IBM公司聯(lián)合開發(fā)了采用應變硅技術的晶體管。當應用于AMD公司Athlon64微處理器時，其nMOS管的驅動電流增加了32%，pMOS管驅動電流增加了53%。在nMOS管部分采用了具拉伸力的應變硅，在pMOS管部分采用了SiGe。美國Intel公司開發(fā)出低功耗的65納米工藝。其微處理器在1.2V驅動時，漏電流僅為100pA/μm。其中nMOS管的漏極電流為0.66mA/μm，pMOS管的漏極電流為0.38mA/μm。其SRAM存儲器的待機漏電流僅為常規(guī)SRAM的千分之一。這是由于增大了柵氧化層的厚度和增長了柵極長度。

　　Intel公司利用65納米工藝還制作出了Pentium4的9GHz的整數(shù)運算器，與上一代產品相比，增加了一倍工作頻率，降低了1/2的功耗并縮短了延遲時間。

　　另外,IBM公司利用異晶向技術開發(fā)出65納米快速CMOS工藝。其在硅110面形成pMOS晶體管，在硅100晶面上形成nMOS管。由于110面的空穴遷移率高，從而使pMOS管的驅動電流提高了35%。

　　美國IBM還開發(fā)出了基于65nm工藝的SOI襯底的混載DRAM技術。所開發(fā)的混載DRAM的存儲單元面積為0.127平方微米，DRAM的電容器采用了溝道型結構。電源電壓為1V。試制芯片的評測結果為，DRAM的響應時間不到1.5ns，存取周期不到2ns，性能在業(yè)界領先。

　　有機和生物半導體進展快

　　美國加州大學伯克利分校的研究人員已開發(fā)成功由有機半導體制成的嗅覺傳感器。其能準確分辨乙醇和醋酸，因此可用于葡萄酒的品質管理。芬蘭飛利浦公司利用有機晶體管制成在13.56MHz頻段工作的電子標簽,其中使用了1938個有機晶體管。

　　日本東京大學和神戶大學合作開發(fā)出采用有機晶體管的SRAM存儲器。通過控制有機晶體管的背柵(back gate)，可補償性能的降低并提高工作速度和可靠性。該存儲器配合離子導電的聚合式制動器可用于平板顯示器。

　　以光刻工藝為代表的硅半導體技術即將面臨發(fā)展的極限。目前利用蛋白質制作平板顯示器所用的薄膜晶體管和利用DNA制作傳感器等生物半導體技術異軍突起。進而，融生物技術與納米技術于一體，將其應用于電子領域的“納米生物技術”的應用也日益受到關注。

　　2006年3月在日本召開的學術會議上，日立制作所和松下電器公司的技術人員介紹了使用蛋白質和DNA(脫氧核糖核酸)等納米生物材料，利用材料自身具有的“自組裝”和形成相同圖案的“復制與生長”等特性，創(chuàng)作新型的電子器件,將生物技術用于半導體領域包括“向生物學習”和“模仿生物”等手法。日本大阪大學產業(yè)科技研究所的田仁指出，向生物學習是利用納米生物材料具有的自組裝和復制與生長等特性，制作電子器件。而模仿生物則是指利用電子器件對生物納米材料所構成的生物功能進行分析的技術。由日本奈良尖端科學技術大學研究生院與松下電器產業(yè)共同組成的研究小組，提出了使用蛋白質制作驅動平板顯示器的薄膜晶體管和非揮發(fā)性內存的技術。他們將含有金屬微粒的蛋白質溶液涂布到玻璃和硅襯底上之后，金屬微粒就會通過自組裝按照基本固定的間隔進行排列。前者使用除去蛋白質的金屬微粒，作為硅結晶的生長核,而后者則將嵌入硅氧化膜中的金屬微粒作為電荷的累積層。日本早稻田大學的研究小組將有希望用于高頻器件的鉆石作原料，制成場效應晶體管，然后將其作為檢測DNA的生物傳感器。據該論文介紹，使用鉆石與使用硅的現(xiàn)有DNA傳感器相比，能夠將柵絕緣膜做得更薄，從而提高檢測靈敏度。

　　多核芯片普遍問世

　　多核的出現(xiàn)為降低器件功耗開拓了一條新路。采用雙核和多核結構后，可適當降低微處理器的工作速度，即時鐘頻率。另外可通過加大柵極長度和采用更高的閾值降低器件的漏電流。

　　目前多核結構分為兩種,一種是對稱式的，另一種是非對稱的。對稱的雙核結構，可將雙核的外部總線連在一起。而非對稱的是將各核總線通過環(huán)路進行連接。前者的代表為Intel的雙核處理器，后者的代表為IBM的Cell處理器。

　　由于AMD公司在多核總線的連接上采用了應用高速緩存Cache的Crossbar技術，相對于Intel第一代雙核處理器的總線連接具有一定的技術優(yōu)勢。

　　Sun微系統(tǒng)公司的微處理器開發(fā)代碼為Niagara，其有8個核，能同時支持32個線程，工作頻率為1.2GHz，可用于服務器。Cavium網絡公司的微處理器有16個RISC核，集成了1.8億個晶體管，其工作頻率為600MHz，擁有網絡安全功能。另外采用9層銅引線技術，引線之間用FSG作為絕緣材料，在600MHz下運行時，功耗為25W。IBM的PowerPC970MP為雙芯結構，其采用微處理器三維辨識圖像SIMP技術，可監(jiān)測處理器的溫度和電能供應。2006年8月，IBM開始在市場上出售基于Power結構的4核處理器。11月中旬，Intel公司推出了其第1款4核處理器。

　　美國IBM正在開發(fā)擁有1000個核的微處理器，其處理能力為多核處理器的10倍，而功耗僅為其1/4。這種處理器可用于手機等設備，支持其收看長時段的高清電視。預計于2007年市售。IBM的這種微處理器是與位于硅谷的創(chuàng)新企業(yè)拉波特公司合作開發(fā)的,其特點是每個核的功耗非常低，集成有上千個核的芯片與傳位芯片的大小相當。2006年4月IBM和拉波特公司已推出256核的多核處理器,其單核處理器僅處理8位數(shù)據，主頻為125MHz，功耗不足1W。

　　日本東京大學11月發(fā)布了GRAPE-DR處理器及芯片組。GRAPE-DR為一顆數(shù)字協(xié)處理器，有512個核，晶體管數(shù)約為3億個。512核的GRAPE-DR處理器在實驗中達到500MHz與每秒5120億次浮點(512Gflops)的運算能力，最大功耗60W，每消耗1W電力可得到8.5Gflops的運算效果。

　　多核處理器還有：IBM的Power5和開發(fā)中的64位結構Power6，Cavium網絡公司的多核處理器，RMI公司的多核MIPS處理器，Sun微系統(tǒng)公司的Ultra SPARC IV。Apple公司也在開發(fā)尚未公布細節(jié)的多核處理器。

　　技術新突破正在醞釀中

　　Intel公司首席技術官J.R.Rattner先生稱，相關軟件的開發(fā)成為制約微處理器進展的瓶頸。在2010年8核的Intel微處理器將問世。而多核處理器的運行離不開多個“線程”，這就要求有相應的軟件。在程序語言、調試程序、分析器和軟件庫等方面均需做出重大改進，以形成適應這么多線程的使用環(huán)境。據Rattner先生講，相應的軟件開發(fā)要耗時10年才能完善。一個新微處理器的開發(fā)往往需要4年的時間。而研究人員甚至在10年之前就在進行相應的探討。Intel公司目前已在布局2015年微處理器的開發(fā)。

　　隨著集成電路的線寬由90納米、65納米、45納米乃至向32納米縮小，半導體工藝會迎來一系列挑戰(zhàn)。在90納米的開發(fā)中，漏電流成為第一道攔路虎。于是各大半導體廠商各顯神通，紛紛降低器件功耗。在降低器件工作電壓時，遇到了MOS晶體管閥值無法進一步降低的難關。如果一味降低工作電壓，則影響到器件的運行速度。這些相互制約的因素影響了器件性能的進一步提高。

　　目前半導體器件的開發(fā)已分為兩條路,一條是專攻提高運行速度,另一條是著重于降低功耗。例如，IBM及日本東芝和索尼公司聯(lián)合開發(fā)的Cell微處理器就有用于電視機的高速版和用于手機的低功耗版，這應了一句俗話：甘蔗不能兩頭甜。

　　為了提高工作速度，各廠商紛紛采用應變硅技術和三維晶體管等新型晶體管結構。通過采用應變硅技術，可將載流子從源極到漏極的速度提高1倍。降低器件功耗的主要措施是使用高介電率材料和金屬柵結構。通過多晶硅極與SiOH柵絕緣層的組合，可使柵極漏電流減少幾個數(shù)量級。目前推薦使用的高介材料有HfSiOH和HfAlOH。與高介電率材料配合，采用金屬柵結構將使器件性能進一步提高。到45納米乃至32納米線寬階段，金屬柵將可能變成雙層的。Ni是一種被推薦的金屬柵材料。

　　近一年來剛研制出的硅光器件和近年獲長足發(fā)展的單電子器件，雖有概念型樣品問世，但距實用器件推向市場尚需一段時間，在今后幾年將會有相應產品面市。