用于系統(tǒng)級(jí)芯片的納米晶非易失性存儲(chǔ)器

納米晶閃存的性能

另一方面，利用硅材料或金屬納米晶制造的閃存存儲(chǔ)器很容易克服氮化物帶來(lái)的局限性。來(lái)自不同公司的研究者都已經(jīng)能使用可量產(chǎn)的設(shè)備來(lái)產(chǎn)生可反復(fù)制造的硅納米晶。這些納米晶的直徑為5~10納米，可以使用前面在硅浮柵中采用的相同物理機(jī)制來(lái)充電或放電。由于在每個(gè)位元的冗余電荷存儲(chǔ)，絕緣材料可以在8~10納米和5~6納米之間變化，依然能采用量子力學(xué)隧道技術(shù)在低電壓下擦除。較低的寫(xiě)/擦除電壓可以使閃存模塊面積更低。而且，因?yàn)闆](méi)有影響浮柵的電容耦合效應(yīng)，納米晶位元門(mén)檻電壓的分布可以比浮柵窄40%，因此可以采用更低的讀取電壓。

圖2：形成的硅納米晶層的SEM圖像。

架構(gòu)選擇

第一款實(shí)驗(yàn)性的納米晶閃存測(cè)試芯片采用傳統(tǒng)的NOR共源架構(gòu)(1T)，4到24兆位密度，并對(duì)電荷保持能力進(jìn)行了深入的研究。通過(guò)采用分離柵結(jié)構(gòu)(1.5T)實(shí)現(xiàn)更大的成本降低，在這種架構(gòu)中，溝道區(qū)域由電荷存儲(chǔ)區(qū)與一個(gè)帶薄氧化物的選擇柵共享，這里的氧化物通常與SoC中的低電壓高性能晶體管中用的氧化物相同。在這種位元結(jié)構(gòu)中，在讀操作期間只有選擇柵被切換，以選擇或取消選擇存儲(chǔ)器陣列中的一個(gè)位元，實(shí)現(xiàn)快速的讀操作。

此外，分離柵架構(gòu)通過(guò)兩種方法減小閃存模塊面積：首先，1.5T位元將位元的讀側(cè)和編程側(cè)分開(kāi)，允許在數(shù)據(jù)位線上利用高性能低電壓晶體管作為在存儲(chǔ)器陣列上的選擇晶體管，可以減少非存儲(chǔ)器晶體管占用的面積；其次，所有閃存相關(guān)的操作，即編程、擦除和讀操作都可以使用單極電壓來(lái)執(zhí)行，對(duì)基于N溝道的閃存用正電壓，這樣就減少電荷泵站用的硅片面積?；谶@些1.5T位單元的陣列設(shè)計(jì)一直在基于浮柵的存儲(chǔ)器中很受歡迎，但是基于納米晶的1.5T位單元具有額外的優(yōu)勢(shì)，可以在電荷存儲(chǔ)區(qū)之上提供獨(dú)立的柵控制(控制柵)，實(shí)現(xiàn)更低密度和更快讀取的性能優(yōu)化。

32納米可擴(kuò)展性

將納米閃存縮小到32納米以及以下尺寸的關(guān)鍵是獲得納米晶尺寸的高度一致性，以及改善覆蓋納米晶的沉積介電材料的質(zhì)量。納米晶尺寸的一致性取決于納米晶生長(zhǎng)參數(shù)，可以進(jìn)行優(yōu)化獲得納米晶尺寸的緊湊分布。覆蓋納米晶上面的沉積介電材料的質(zhì)量可以通過(guò)采用不同的廣為人知的方法來(lái)大大地提高，例如高溫退火、氮的結(jié)合、沉積速度調(diào)整等等。對(duì)于1.5T器件，將薄的氧化物用于選擇柵，通過(guò)降低短溝道效應(yīng)可以幫助縮減到32納米以及更低。

本文小結(jié)

總之，人們將硅納米晶作為在微控制器中集成非易失性閃存的電荷存儲(chǔ)介質(zhì)進(jìn)行了研究，現(xiàn)在制造工藝已經(jīng)足夠成熟，重復(fù)的納米晶生長(zhǎng)已經(jīng)不是問(wèn)題。使用納米晶實(shí)現(xiàn)的優(yōu)勢(shì)包括改善可靠性和減小硅片尺寸，這些都使其成為下一代嵌入式微控制器的一個(gè)非常具有吸引力的選擇。當(dāng)前的工作是優(yōu)化滿(mǎn)足客戶(hù)對(duì)性能和可靠性要求的陣列架構(gòu)，以及基于硅納米晶微控制器的產(chǎn)品化。