新聞中心

EEPW首頁(yè) > 電源與新能源 > 設(shè)計(jì)應(yīng)用 > SoC存儲(chǔ)器的智能電源連接方法

SoC存儲(chǔ)器的智能電源連接方法

作者: 時(shí)間:2013-12-09 來(lái)源:網(wǎng)絡(luò) 收藏

本文引用地址:http://m.butianyuan.cn/article/258465.htm

簡(jiǎn)介

設(shè)計(jì)也面臨著一系列的難題和挑戰(zhàn),其中出現(xiàn)的最大挑戰(zhàn)之一是硬核IP模塊集成和驗(yàn)證。隨著技術(shù)的擴(kuò)展,設(shè)計(jì)并集成IP模塊變得越來(lái)越難。在深亞微米技術(shù)設(shè)計(jì)中,往往會(huì)對(duì)功能性造成顯著的影響。

本文介紹了一種新的方法,使用這種方法可以帶來(lái)非常穩(wěn)健的內(nèi)部電網(wǎng)結(jié)構(gòu)。憑借強(qiáng)大的設(shè)計(jì)技術(shù),該方法能帶來(lái)出色的硅結(jié)果,單端口高速RAM上的8Kx72切口最低電壓可低至0.52V。

基本架構(gòu)

通常包含四個(gè)基本模塊——控制器、解碼器、陣列比特單元和輸入/輸出端。大部分吸收較多電流的大型驅(qū)動(dòng)器都被置于輸入/輸出端、解碼器和控制模塊中。因此,為使各模塊正常運(yùn)作,我們需要確保每個(gè)驅(qū)動(dòng)器有足夠的電壓來(lái)保證正常運(yùn)行。

基本模塊圖圖1:存儲(chǔ)器基本模塊圖

圖字:陣列;解碼器;陣列;輸入/輸出端;控制器;輸入/輸出端

系統(tǒng)芯片存儲(chǔ)器的連接指南

1.一般方法

一般地,存儲(chǔ)器所有者會(huì)以電網(wǎng)的捆扎頻率的形式向設(shè)計(jì)電源連接的設(shè)計(jì)人員提供所有電源軌的指導(dǎo)大綱。捆扎頻率定義了給定電源線上的兩個(gè)連續(xù)金屬帶(一般在頂端金屬)之間的距離。在建造電網(wǎng)時(shí)按照捆扎指導(dǎo)大綱操作,可確保幾乎所有驅(qū)動(dòng)器可獲得足夠的工作電壓,實(shí)現(xiàn)良好的性能。

在圖2中,M4的供電軌是垂直的,應(yīng)與水平的M5相連接。目標(biāo)存儲(chǔ)器中存在著多個(gè)電源域,如VSSA、VDDP、VSS和VDDA等等。

圖2:系統(tǒng)芯片的電源連接結(jié)構(gòu)圖
圖字:要求每個(gè)電源網(wǎng)的金屬5捆扎頻率為50微米;系統(tǒng)芯片級(jí)金屬5;存儲(chǔ)器級(jí)金屬4;VIA4將金屬5與金屬4相連接

將捆扎頻率作為唯一決定因素會(huì)導(dǎo)致的問(wèn)題

假設(shè)對(duì)于某項(xiàng)特定的技術(shù),規(guī)定了一個(gè)50um的捆扎頻率。也就是說(shuō),每隔50um就應(yīng)當(dāng)重復(fù)電源線以確保恰當(dāng)?shù)墓δ芎洼敵?。在這種情況下,只有一個(gè)電源線的驅(qū)動(dòng)(VDD、VSS)是受IR壓降影響最嚴(yán)重的,因此這些裝置可能會(huì)出現(xiàn)異常行為。

在圖3中,分頻器3和分頻器1只分到一根VDD/VSS電源線,因此可能無(wú)法獲得足夠的電壓來(lái)確保正常的運(yùn)作。此處,分頻器2有多個(gè)電源線,因而可以正常運(yùn)行。

在單塊存儲(chǔ)器中,僅僅使用strapping技術(shù)也許足以確保正常的運(yùn)行。然而,對(duì)于多組架構(gòu)的儲(chǔ)存器或較長(zhǎng)、較寬的存儲(chǔ)器而言,僅僅使用strapping技術(shù)是不足以實(shí)現(xiàn)IR壓降要求的。因此,在這種情況下,除了strapping之外,我們還需要使用其他方法來(lái)幫助我們實(shí)現(xiàn)IR的壓降目標(biāo)。

圖3:長(zhǎng)型存儲(chǔ)器的電源連接
圖字:分頻器1;分頻器2;分頻器3;M5上的Vdd導(dǎo)軌;M5上的VSS導(dǎo)軌;M4上的VDD/VSS

2.建議方法

為了使這些器件(分頻器)能夠正常運(yùn)作,應(yīng)當(dāng)引入偏移量的概念,并且應(yīng)當(dāng)在整個(gè)存儲(chǔ)器編譯器進(jìn)行IR壓降分析,包括所有可能的組合(如冗余、源偏置、DVFS和BIST等等)。下面將對(duì)以上概念進(jìn)行詳細(xì)說(shuō)明。此處偏移量被定義為頂層金屬的第一電源線和內(nèi)存實(shí)例頂部之間的距離;或頂層金屬的最后一跟電源線和內(nèi)存實(shí)例底部之間的距離。因此,在制作存儲(chǔ)器電網(wǎng)時(shí),同時(shí)利用偏移量和strapping的概念可以改善IR的壓降水平。

圖4:20微米偏移量的電源連接

選擇合適的偏移值

按照規(guī)定,偏移值應(yīng)該總是比捆扎頻率要少得多。這樣的偏移值可以確保某個(gè)給定內(nèi)存塊中的所有分頻器都能有一個(gè)以上的電源線,從而獲得足夠的正常運(yùn)行所需的電壓。

下面討論的一種方法可以用來(lái)為某個(gè)給定的存儲(chǔ)器選擇正確的捆扎頻率和偏移值。

如何確定捆扎頻率

情況1:連續(xù)的控制電源/接地導(dǎo)軌。

第1步:對(duì)各種捆扎頻率進(jìn)行IR壓降分析,直到IR壓降在IO區(qū)停止。應(yīng)將該頻率作為SFIO.

第2步:繼續(xù)分析IR壓降直到IR壓降在管制區(qū)內(nèi)停止。應(yīng)將該頻率作為SFCO.

第3步:實(shí)際捆扎頻率= SF =最小值(SFIO,SFCO)。

情況2:非連續(xù)的控制電源/接地導(dǎo)軌。

第1步:對(duì)各種捆扎頻率進(jìn)行IR壓降分析,直到IR壓降在IO區(qū)無(wú)法繼續(xù)。應(yīng)將該頻率作為SFIO.

第2步:繼續(xù)該分析直到IR壓降在管制區(qū)內(nèi)停止。其中,電源strapping線在控制區(qū)以外運(yùn)行,到達(dá)不連續(xù)的存儲(chǔ)器電源線的末端,以找到控制區(qū)捆扎頻率的最大可能值。應(yīng)將該頻率作為SFCO.

第3步:實(shí)際捆扎頻率= SF =最小值(SFIO,SFCO)。

分頻器相關(guān)文章:分頻器原理

上一頁(yè) 1 2 3 下一頁(yè)

評(píng)論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉