可擴(kuò)展驗(yàn)證平臺新技術(shù)幫助彌合驗(yàn)證鴻溝

可擴(kuò)展驗(yàn)證平臺新技術(shù)幫助彌合驗(yàn)證鴻溝

Mentor Graphics公司正式推出其可擴(kuò)展驗(yàn)證平臺，它集成了對業(yè)界最新標(biāo)準(zhǔn)的支持、新型驗(yàn)證工具以及“面向驗(yàn)證的設(shè)計(jì)”方法，最大限度縮短了需要耗費(fèi)大量時間的功能驗(yàn)證周期，避免了昂貴的集成電路重新設(shè)計(jì)。可擴(kuò)展驗(yàn)證平臺包含了驗(yàn)證工具多項(xiàng)新的增強(qiáng)內(nèi)容，使得驗(yàn)證工作盡可能在設(shè)計(jì)的最初階段開展。可擴(kuò)展驗(yàn)證平臺以ModelSim仿真器為核心，Modelsim5.8的能力已經(jīng)得到了顯著擴(kuò)展，為復(fù)雜的專用集成電路（ASIC）和單片系統(tǒng)（SoC）設(shè)計(jì)提供高速、高效的系統(tǒng)級驗(yàn)證和糾錯環(huán)境。
　　Mentor Graphics公司可擴(kuò)展驗(yàn)證平臺是全面的功能驗(yàn)證工具平臺。該平臺率先向現(xiàn)有和新興的設(shè)計(jì)語言提供標(biāo)準(zhǔn)支持Verilog 2001、VHDL、SystemVerilog (3.1版本第一階段)、SystemC 2.0.1 ( 包含 SystemC Verification Library 1.0) 以及Property Specification Language 1.0 (PSL) 。該平臺還包含了新版 VStation硬件加速仿真系列Station PRO 以及新一代的測試基準(zhǔn)硬件實(shí)現(xiàn)技術(shù)VStation TBX，它不僅簡化了測試基準(zhǔn)的創(chuàng)建，而且還能夠通過硬件輔助驗(yàn)證的應(yīng)用實(shí)現(xiàn)性能加速。此外， MathWorks公司推出的最新產(chǎn)品Link for ModelSim在業(yè)界第一個實(shí)現(xiàn)了Simulink 、MATLAB與HDL仿真器（Modelsim）直接連接，為快速創(chuàng)建及驗(yàn)證系統(tǒng)級的測試基準(zhǔn)提供了實(shí)現(xiàn)的可能。
　　可擴(kuò)展驗(yàn)證平臺基于4項(xiàng)新產(chǎn)品：為業(yè)界各種標(biāo)準(zhǔn)提供最好支持的ModelSim 5.8；能夠?qū)?.6M門電路至120M門電路的設(shè)計(jì)開展驗(yàn)證的VStationPRO。提供從軟件仿真到硬件加速所需要的可擴(kuò)展testbench創(chuàng)建方法的VStationTBX；能夠?qū)⒃柔槍ATLAB和 Simulink編寫的大量IP與HDL驗(yàn)證環(huán)境連接起來的Link for ModelSim。
　　Mentor Graphics公司的可擴(kuò)展驗(yàn)證技術(shù)主要特點(diǎn)是：在所有工具之間實(shí)現(xiàn)可擴(kuò)展。該平臺包含的系列產(chǎn)品可以實(shí)現(xiàn)從HDL仿真到在線（In-Circuit）驗(yàn)證的全面驗(yàn)證解決方案，它由多個“業(yè)界最佳”技術(shù)組成：ModelSim 仿真環(huán)境、Seamless硬件/軟件協(xié)同驗(yàn)證平臺、ADVanceMS模擬/混合信號驗(yàn)證平臺、FormalPro等效性檢查以及VStation 和 Celaro硬件仿真平臺等；在各提取層次之間實(shí)現(xiàn)可擴(kuò)展性。通過采用高抽象級別的模型和事務(wù)處理程序，在設(shè)計(jì)流程的最初階段就開始進(jìn)行驗(yàn)證。C、C++、SystemC、SystemVerilog、MATLAB或Simulink等多種語言實(shí)現(xiàn)的高抽象級別原型為結(jié)構(gòu)設(shè)計(jì)階段就開展驗(yàn)證提供了可能，這些高抽象級別原型還可在整個設(shè)計(jì)流程中作為測試基準(zhǔn)加以重復(fù)使用。這樣就能夠及早發(fā)現(xiàn)根本性設(shè)計(jì)錯誤，并及早實(shí)現(xiàn)低成本糾錯；基于斷言的驗(yàn)證。能夠幫助設(shè)計(jì)人員迅速準(zhǔn)確地定位錯誤所在。斷言允許設(shè)計(jì)人員將語句嵌入設(shè)計(jì)之中，設(shè)計(jì)人員根據(jù)對某段設(shè)計(jì)的意向行為做出的假設(shè)進(jìn)行說明。斷言能夠在錯誤發(fā)生時將其及時捕獲，迅速明確發(fā)生錯誤的設(shè)計(jì)段落，從而大大簡化了糾錯工作。斷言也可以捕獲意料之外的錯誤，并非測試目標(biāo)的代碼在測試時產(chǎn)生不希望的動作。ModelSim環(huán)境包括的新型斷言引擎能夠最大限度利用PSL和SystemVerilog斷言的功能。