新聞中心

EEPW首頁 > 元件/連接器 > 市場分析 > 2009年晶圓級封裝趨勢

2009年晶圓級封裝趨勢

作者: 時間:2009-03-18 來源:慧聰網(wǎng) 收藏

  更小的引腳節(jié)距

本文引用地址:http://m.butianyuan.cn/article/92518.htm

  在過去的幾年中,引腳節(jié)距從0.5mm演變成0.4mm,現(xiàn)在的目標(biāo)是0.3mm。“產(chǎn)業(yè)何時能發(fā)展到那里,很大程度上取決于基板何時能發(fā)展到那里。還沒有人向我們要求0.3mm引腳節(jié)距的產(chǎn)品,但是我們一直被詢問對它的工程評估。”Hunt指出,實現(xiàn)0.3mm的困難包括很難找到匹配的基板。“另一個問題是可靠性。每次引腳節(jié)距改變時,焊球尺寸也會隨之縮減。很明顯,你不能在窄引腳節(jié)距上繼續(xù)使用大尺寸的UBM。但如果你縮小了UBM和焊球的尺寸,那么焊柱的支撐截面積也將降低;隨之結(jié)構(gòu)完整性下降,并將影響跌落測試的結(jié)果。”

  然而,引腳節(jié)距從0.5mm轉(zhuǎn)變?yōu)?.4mm時,在溫度循環(huán)性能上取得了進(jìn)步,因為相同I/O數(shù)目下封裝尺寸縮小了。對于更窄的引腳節(jié)距來說,封裝尺寸不需要很大,因此到中性點的距離也下降了。Hunt說,這將導(dǎo)致節(jié)距收縮時溫度循環(huán)性能的提升,但是跌落測試性能卻有下降。因為主要用于便攜式終端設(shè)備,所以跌落測試性能比溫度循環(huán)性能更重要。人們經(jīng)常會不小心跌落設(shè)備但卻不經(jīng)常把它們從-40°C的環(huán)境帶到150°C的環(huán)境。

  車載器件

  在便攜式WLP設(shè)備中,過去的要求是低功率但不要求大電流容量。“濺射薄膜足夠好而無需進(jìn)行電鍍,”Hunt這樣解釋。“對于大電流的汽車應(yīng)用和高精度的精密儀器,我們已經(jīng)從濺射RDL和凸塊下金屬層(UBM)轉(zhuǎn)為采用電鍍,這樣才能處理增加的功率和精密儀器所需的低電阻。”

  用于增加封裝密度

  在市場上出現(xiàn)的某些高密度應(yīng)用中,看到了對的需求。“我們已經(jīng)為晶圓級芯片尺寸封裝(WLCSP)做了一些樣品,使我們能在WLCSP中進(jìn)行封裝上封裝(PoP),把另外一塊芯片或者WLP組裝到WLP之上,”Hunt說。“我們的樣品顯示出該方案的可行性,但問題是:以目前的技術(shù)條件,在經(jīng)濟(jì)上這是否可行?這個問題仍在探索中。”

  自有在200mm晶圓上制作TSV的技術(shù),但仍在工程研發(fā)階段,尚未試圖進(jìn)行大規(guī)模生產(chǎn)。Hunt強調(diào),它很可能會使成本增加,所以問題變成:折衷是否值得?“我們正在關(guān)注的另外一個趨勢是將無源器件集成到WLCSP中,”他補充道。“這些器件將會進(jìn)入再分布層,包括電感、不平衡變壓器、匹配變壓器,甚至是電容或電阻以提高設(shè)備功能。”

  扇出

  ASE從英飛凌得到扇出技術(shù)的授權(quán)。扇出是WLCSP技術(shù)的擴(kuò)展,目前正處于驗證階段。ASE使用晶圓級工藝——但不是初始硅晶圓。“將晶圓上測試后已知性能良好的芯片切割下來,重新組裝到輔助晶圓上,然后按照與硅晶圓相同的方法處理輔助晶圓,”Hunt解釋道。“這將在初始硅芯片的限制范圍之外創(chuàng)造出區(qū)域以放置焊料球。這意味著當(dāng)你發(fā)展至65、45、32nm的技術(shù)節(jié)點時,你能夠縮小硅的尺寸。你能夠縮小芯片,將部分焊料球置于塑封材料之上,部分置于硅上。我們正為英飛凌驗證該技術(shù),希望能夠在2009年以aWLP的商

  標(biāo)供應(yīng)市場。它將擴(kuò)展現(xiàn)有的WLP技術(shù)的能力,使之與倒裝芯片芯片尺寸封裝領(lǐng)域發(fā)生重疊。”

  嵌入式閃存

  另外一個趨勢是用戶正將閃存嵌入他們的設(shè)備。“對嵌入式閃存的要求是只能進(jìn)行低溫工藝,”Hunt說。“現(xiàn)今用于再分布和再鈍化的聚合物——尤其是聚酰亞胺和苯并二唑類聚合物(PBO)——需要的溫度是325-375°C。閃存理想溫度要求低于200°C。”這需要引入在可靠性方面不亞于現(xiàn)存聚合物的新型低溫固化聚合物。



關(guān)鍵詞: ASE 晶圓級封裝 TSV

評論


技術(shù)專區(qū)

關(guān)閉