- 摘要:利用功能強大的FPGA實現(xiàn)視頻圖像的一種運動估計設計,采用的搜索方法是三步搜索法。在進行方案設計時,本文采用了技術比較成熟的VHDL語言進行設計,并使用Quartus II軟件進行時序仿真。由仿真結果可知,無論是
- 關鍵字:
FPGA 運動估計
- 1.引言由于FPGA 良好的可編程性和優(yōu)越的性能表現(xiàn),當前液晶拼接屏幕采用FPGA 芯片的嵌入式系統(tǒng)數(shù)量呈現(xiàn)迅速增加的趨勢,特別是在需要進行大規(guī)模運算的通信領域。目前FPGA 配置數(shù)據(jù)一般使用基于SRAM 的存儲方式,掉電
- 關鍵字:
FPGA 通信領域 嵌入式 方案
- 腦機接口BCI(Brain Computer Interface)是一種新穎的人機接口方式。它的定義是:不依賴于腦的正常輸出通路(外周神經系統(tǒng)及肌肉組織)的腦-機(計算機或其他裝置)通訊系統(tǒng)[1]。液晶面板走勢要實現(xiàn)腦機接口,必須有一種能
- 關鍵字:
FPGA 腦機接口 系統(tǒng)方案
- 本文首先提出了一種基于有限狀態(tài)機的電梯控制器算法,然后根據(jù)該算法設計了一個三層電梯控制器,該電梯控制器的正確性經過了仿真驗證和硬件平臺的驗證。本文的電梯控制器設計,結合了深圳信息職業(yè)技術學院的實際電梯
- 關鍵字:
FPGA 電梯控制器 系統(tǒng)設計 方案
- 1 引言在學習《電子線路》、《信號處理》等電子類課程時,高校學生只是從理論上理解真正的信號特征。不能真正了解或觀察測試某些信號。而幅頻特性和相頻特性是信號最基本的特征.這里提出了基于單片機和FPGA的頻率特性
- 關鍵字:
FPGA 單片機 信號測試 方案
- 摘要:基于FPGA硬件實現(xiàn)固定倍率的圖像縮放,將2維卷積運算分解成2次1維卷積運算,對輸入原始圖像像素先進行行方向的卷積,再進行列方向的卷積,從而得到輸出圖像像素。把圖像縮放過程設計為一個單元體的循環(huán)過程,在
- 關鍵字:
FPGA 倍率 圖像
- O.引言本系統(tǒng)利用單片機和FPGA有效的結合起來共同實現(xiàn)等精度頻率測量和IDDS技術,發(fā)揮各自的優(yōu)點,使設計變得 ...
- 關鍵字:
單片機 FPGA 頻率測量 IDDS技術
- 基于ARM和FPGA的時間同步儀控制單元設計,摘要 以時間同步儀的功能為出發(fā)點,設計了基于ARM和FPGA的控制系統(tǒng),該系統(tǒng)以ARM芯片S3C2440A為控制核心,在FPGA芯片XCS30的輔助控制下,完成了時間同步儀系統(tǒng)的人機交互、參數(shù)設定、電文處理、遠程控制等功能。通
- 關鍵字:
控制 單元 設計 同步 時間 ARM FPGA 基于
- 摘要 電力線通信設備的研發(fā)需要一種標準化的測試平臺對電力線信道進行實時仿真,通過信道傳輸特性和各種噪聲進行全面的測試和驗證,而目前缺乏這樣的平臺。文中對電力線信道傳輸特性和噪聲進行了深入研究,并在此基礎
- 關鍵字:
設計 實現(xiàn) FPGA 系統(tǒng) 仿真 電力線
- O.引言本系統(tǒng)利用單片機和FPGA有效的結合起來共同實現(xiàn)等精度頻率測量和IDDS技術,發(fā)揮各自的優(yōu)點,使設計變得更加容易和靈活,并具有頻率測量范圍寬、產生的波形頻率分辨率高及精度大等特點。系統(tǒng)方便靈活,測量精度
- 關鍵字:
FPGA IDDS 單片機 等精度頻率測量
- 摘要 雷達信號的檢測多是在干擾背景下進行,如何從干擾中提取目標信號,不僅要求有一定的信噪比,而且必需有恒虛警處理設備。恒虛警處理是雷達信號處理的重要組成部分,慢門限恒虛警處理主要是針對接收機熱噪聲,文中
- 關鍵字:
FPGA 慢門限 恒虛警處理 電路設計
- 摘要 以Spartan-3E系列FPGA為核心控制模塊,結合AD10242模數(shù)轉換芯片和MXP-123MD-F光收發(fā)模塊,實現(xiàn)了高速數(shù)據(jù)采集和光纖傳輸 其中FPGA用于實現(xiàn)數(shù)據(jù)控制、雙口RAM和8B/10B編解碼等功能。該數(shù)據(jù)采集控制模塊具有性能
- 關鍵字:
FPGA 高速數(shù)據(jù) 采集控制 模塊設計
- 摘要 利用FPGA控制模塊,設計了OLED真彩色動態(tài)圖像驅動控制電路。介紹采用FPGA實現(xiàn)OLED外圍控制電路和256級灰度的方法,并分析電路中模塊的作用及整個電路的工作過程。電路系統(tǒng)采用基于Altera公司的FPCA技術進行設計
- 關鍵字:
FPGA OLED 彩色顯示
- 摘要:基于FPGA的二取二總線數(shù)據(jù)比較器實現(xiàn)聯(lián)鎖邏輯運算的兩塊CPU板總線數(shù)據(jù)的實時校核。在兩條總線數(shù)據(jù)比較一致且總線數(shù)據(jù)的CRC校核通過時兩個FPGA分別輸出互為反相的動態(tài)脈沖,板上驅動電路輸出信號控制板外供電繼電器對聯(lián)鎖系統(tǒng)驅動單元供電,否則通過停止輸出動態(tài)脈沖在50ms內切斷供電繼電器。
- 關鍵字:
FPGA CPU 201206
- 摘要 利用FPGA實現(xiàn)了信號的采集與頻譜分析系統(tǒng),對系統(tǒng)進行了模塊劃分,并分別給出了各模塊的設計要點,完成了模擬信號采集模塊、快速傅里葉變換模塊、存儲模塊以及VGA顯示模塊的設計。最后對設計的各模塊進行了功能
- 關鍵字:
FPGA 信號頻譜分析 系統(tǒng)
fpga介紹
您好,目前還沒有人創(chuàng)建詞條 fpga!
歡迎您創(chuàng)建該詞條,闡述對 fpga的理解,并與今后在此搜索 fpga的朋友們分享。
創(chuàng)建詞條
關于我們 -
廣告服務 -
企業(yè)會員服務 -
網站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案:1101082052 京公網安備11010802012473