首頁(yè)　 資訊　 商機(jī) 　 下載　 拆解 　 高校　 招聘 　 雜志　 會(huì)展　 EETV　 百科 　 問(wèn)答　 電路圖　 工程師手冊(cè) 　 Datasheet　 100例 　 活動(dòng)中心　 E周刊閱讀 　 樣片申請(qǐng)
EEPW首頁(yè) >> 主題列表 >> 現(xiàn)場(chǎng)可編程門陣列(fpga)

現(xiàn)場(chǎng)可編程門陣列(fpga) 文章 進(jìn)入現(xiàn)場(chǎng)可編程門陣列(fpga)技術(shù)社區(qū)

賽靈思推出具有業(yè)界最高容量的FPGA系列產(chǎn)品

  • 　　全球可編程平臺(tái)領(lǐng)導(dǎo)廠商賽靈思公司(Xilinx, Inc.)今天宣布推出業(yè)界首款采用唯一統(tǒng)一架構(gòu)、將整體功耗降低一半且具有業(yè)界最高容量(多達(dá) 200 萬(wàn)個(gè)邏輯單元)的 FPGA 系列產(chǎn)品，能滿足從低成本到超高端系列產(chǎn)品的擴(kuò)展需求。賽靈思全新7 系列 FPGA不僅在幫助客戶降低功耗和成本方面取得了新的突破，而且還不影響容量的增加和性能的提升，從而進(jìn)一步擴(kuò)展了可編程邏輯的應(yīng)用領(lǐng)域。新系列產(chǎn)品采用針對(duì)低功耗高性能精心優(yōu)化的28 nm 工藝技術(shù)，不僅能實(shí)現(xiàn)出色的生產(chǎn)率，解決 ASIC 和 ASSP 等其他方法
  • 關(guān)鍵字： Xilinx  FPGA   

賽靈思基于業(yè)界首款統(tǒng)一可擴(kuò)展架構(gòu)的7系列FPGA全新登場(chǎng)

  • 功耗銳減 50%，容量高達(dá) 200 萬(wàn)個(gè)邏輯單元 Virtex-7、Kintex-7 和 Artix-7 系列實(shí)現(xiàn)了突破性的低功耗、高系統(tǒng)性能與設(shè)計(jì)效率，可充分滿足新型應(yīng)用和市場(chǎng)需求 2010 年 6 月 22 日，中國(guó)北京訊 — 全球可編程平臺(tái)領(lǐng)導(dǎo)廠商賽靈思公司（Xilinx, Inc. (NASDAQ:XLNX)）今天宣布推出業(yè)界首款采用唯一統(tǒng)一架構(gòu)、將整體功耗降低一半且具有業(yè)界最高容量（多達(dá) 200 萬(wàn)個(gè)邏輯單元）的 FPGA 系列產(chǎn)品，能滿足從低成本到超高端系列產(chǎn)品的擴(kuò)展需求。賽靈
  • 關(guān)鍵字： 賽靈思  FPGA  Virtex-7  Kintex-7  Artix-7   

新興的可編程自動(dòng)控制器PAC特征與應(yīng)用

  • 前言當(dāng)今,在設(shè)計(jì)與建立控制系統(tǒng)時(shí)，工程師們總是希望能使用比較少的設(shè)備來(lái)實(shí)現(xiàn)更多的功能。尤...
  • 關(guān)鍵字： PAC  FPGA  PLC  工業(yè)  

基于FPGA的K9F4G08 Flash控制器設(shè)計(jì)

  • 摘要：設(shè)計(jì)了一種能使FPGA的主狀態(tài)機(jī)直接管理Flash的控制器，該控制器具有自己的指令集和中斷管理方式。...
  • 關(guān)鍵字： FPGA  Flash  K9F4G08  

ModelSim+Synplify+Quartus的Altera FPGA的仿真實(shí)現(xiàn)

  • ModelSim+Synplify+Quartus的Altera FPGA的仿真實(shí)現(xiàn),工作內(nèi)容:
    1、設(shè)計(jì)一個(gè)多路選擇器，利用ModelSimSE做功能仿真；
    2、利用Synplify Pro進(jìn)行綜合，生成xxx.vqm文件；
    3、利用Quartus II導(dǎo)入xxx.vqm進(jìn)行自動(dòng)布局布線，并生成xxx.vo(Verilog
    4、利用ModelSimSE做
  • 關(guān)鍵字： 仿真  實(shí)現(xiàn)  FPGA  Altera  Synplify  Quartus  ModelSim  

搭建Xilinx FPGA開(kāi)發(fā)環(huán)境的方法

  • 搭建Xilinx FPGA開(kāi)發(fā)環(huán)境的方法,一、計(jì)算機(jī)硬件環(huán)境要求：
    1、操作系統(tǒng)：
    Microsoft Windows XP Home Edition SP2
    2、基本配置：
    A、處理器：Intel CPU T2050 1.6GHz
    B、內(nèi)存：512MB
    C、硬盤(pán)：60GB(其中軟件安裝的空問(wèn)需要3GB)補(bǔ)充
  • 關(guān)鍵字： 環(huán)境  方法  開(kāi)發(fā)  FPGA  Xilinx  搭建  

對(duì)FPGA進(jìn)行系統(tǒng)設(shè)計(jì)的Xilinx軟件使用方法

  • 對(duì)FPGA進(jìn)行系統(tǒng)設(shè)計(jì)的Xilinx軟件使用方法,Solution:在對(duì)FPGA設(shè)計(jì)進(jìn)行最初步的系統(tǒng)規(guī)劃的時(shí)候，需要進(jìn)行模塊劃分，模塊接口定義等工作。通常，我們只能在紙上進(jìn)行設(shè)計(jì)。雖然在紙上我們可以很隨意地書(shū)寫(xiě)，而用紙畫(huà)的不方便就在于，如果對(duì)某一個(gè)模塊進(jìn)行較大改動(dòng)
  • 關(guān)鍵字： 軟件  使用方法  Xilinx  設(shè)計(jì)  進(jìn)行  系統(tǒng)  FPGA  

基于FPGA實(shí)現(xiàn)的高速串行交換模塊實(shí)現(xiàn)方法研究

  • 采用Xilinx公司的Virtex-5系列FPGA設(shè)計(jì)了一個(gè)用于多種高速串行協(xié)議的數(shù)據(jù)交換模塊，并解決了該模塊實(shí)現(xiàn)中的關(guān)鍵問(wèn)題。該交換模塊實(shí)現(xiàn)4X模式RapidIO協(xié)議與4X模式PCI Express協(xié)議之間的數(shù)據(jù)交換，以及自定義光纖協(xié)議與4X模式PCI Express協(xié)議之間的數(shù)據(jù)交換，實(shí)現(xiàn)了單字讀寫(xiě)以及DMA操作，并提供高速穩(wěn)定的傳輸帶寬。
  • 關(guān)鍵字： FPGA  高速串行  模塊  實(shí)現(xiàn)方法    

基于FPGA過(guò)采樣技術(shù)及實(shí)現(xiàn)

  • 過(guò)采樣技術(shù)應(yīng)用于通用模塊時(shí)，低通濾波器的參數(shù)隨著下抽取率不同而發(fā)生改變。本文設(shè)計(jì)了適合通用模塊應(yīng)用的可變參數(shù)低通濾波器，并利用FPGA進(jìn)行實(shí)現(xiàn)。模塊測(cè)試結(jié)果表明：可變參數(shù)濾波器設(shè)計(jì)合理，基于FPGA的過(guò)采樣模塊最高分辨率可達(dá)25bit/s。
  • 關(guān)鍵字： 可變參數(shù)濾波器  FPGA  過(guò)采樣  插值濾波器  201006  

基于FPGA的電網(wǎng)實(shí)時(shí)數(shù)據(jù)采集與控制

  • 為了消除FFT頻譜泄漏和柵欄效應(yīng)，提高諧波分析精度，文中給出了用高速A／D采集IPcore來(lái)實(shí)現(xiàn)電網(wǎng)數(shù)據(jù)實(shí)時(shí)采集的設(shè)計(jì)方法，同時(shí)采用數(shù)字鎖相倍頻同步方法進(jìn)行了誤差修正。其中全數(shù)字鎖相倍頻電路和A／D采集控制電路均采用VHDL語(yǔ)言和可編程邏輯器件設(shè)計(jì)實(shí)現(xiàn)，并用quartusII軟件進(jìn)行了仿真。
  • 關(guān)鍵字： FPGA  電網(wǎng)實(shí)時(shí)  數(shù)據(jù)采集    

基于FPGA的高速串行交換模塊實(shí)現(xiàn)方法研究

  • 摘要：采用Xilinx公司的Virtex-5系列FPGA設(shè)計(jì)了一個(gè)用于多種高速串行協(xié)議的數(shù)據(jù)交換模塊，并解決了該模...
  • 關(guān)鍵字： FPGA  RapidIO  PCIe  高速串行交換  

基于CPCI體系的高性能監(jiān)測(cè)測(cè)向處理平臺(tái)研究

  • 摘要：提出一種新的高速并行采樣技術(shù)架構(gòu)以及基于可編程芯片技術(shù)和支持靈活配置的并行處理嵌入式硬件...
  • 關(guān)鍵字： CPCI  DSP  FPGA  Cyclone  

FPGA DCM時(shí)鐘管理單元簡(jiǎn)介及原理

  • FPGA DCM時(shí)鐘管理單元簡(jiǎn)介及原理,DCM概述
    DCM內(nèi)部是DLL(Delay Lock Loop(?)結(jié)構(gòu),對(duì)時(shí)鐘偏移量的調(diào)節(jié)是通過(guò)長(zhǎng)的延時(shí)線形成的。DCM的參數(shù)里有一個(gè)PHASESHIFT（相移）,可以從0變到255。所以我們可以假設(shè)內(nèi)部結(jié)構(gòu)里從clkin到clk_1x之間應(yīng)該有256根延
  • 關(guān)鍵字： 簡(jiǎn)介  原理  單元  管理  DCM  時(shí)鐘  FPGA  

FPGA和單片機(jī)的串行通信接口設(shè)計(jì)

  • FPGA和單片機(jī)的串行通信接口設(shè)計(jì),摘要：本文針對(duì)由FPGA構(gòu)成的高速數(shù)據(jù)采集系統(tǒng)數(shù)據(jù)處理能力弱的問(wèn)題，提出FPGA與單片機(jī)實(shí)現(xiàn)數(shù)據(jù)串行通信的解決方案。在通信過(guò)程中完全遵守RS232協(xié)議，具有較強(qiáng)的通用性和推廣價(jià)值。1 前言
    現(xiàn)場(chǎng)可編程邏輯器件（F
  • 關(guān)鍵字： 接口  設(shè)計(jì)  通信  串行  單片機(jī)  FPGA  

FPGA設(shè)計(jì)的SPI自動(dòng)發(fā)送模塊技術(shù)

  • FPGA設(shè)計(jì)的SPI自動(dòng)發(fā)送模塊技術(shù),一、摘要：
    SPI 接口應(yīng)用十分廣泛，在很多情況下，人們會(huì)用軟件模擬的方法來(lái)產(chǎn)生SPI 時(shí)序或是采用帶SPI 功能模塊的MCU。但隨著可編程邏輯技術(shù)的發(fā)展，人們往往需要自己設(shè)計(jì)簡(jiǎn)單的SPI 發(fā)送模塊。本文介紹一種基于
  • 關(guān)鍵字： 模塊  技術(shù)  發(fā)送  自動(dòng)  設(shè)計(jì)  SPI  FPGA  
共6399條 316/427 |‹ « 314 315 316 317 318 319 320 321 322 323 » ›|

現(xiàn)場(chǎng)可編程門陣列(fpga)介紹

您好，目前還沒(méi)有人創(chuàng)建詞條現(xiàn)場(chǎng)可編程門陣列(fpga)!
歡迎您創(chuàng)建該詞條，闡述對(duì)現(xiàn)場(chǎng)可編程門陣列(fpga)的理解，并與今后在此搜索現(xiàn)場(chǎng)可編程門陣列(fpga)的朋友們分享。    創(chuàng)建詞條
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì)員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢有限公司
備案 京ICP備12027778號(hào)-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473