fsp:fpga-pcb 文章進(jìn)入fsp:fpga-pcb技術(shù)社區(qū)

長生命周期保障創(chuàng)新，米爾FPGA SoM產(chǎn)品的優(yōu)勢

文末有福利米爾電子作為行業(yè)領(lǐng)先的解決方案供應(yīng)商，致力于打造高可靠性、長生命周期的FPGA SoM（System on Module）產(chǎn)品，滿足工業(yè)、汽車、醫(yī)療，電力等嚴(yán)苛應(yīng)用領(lǐng)域的需求。米爾設(shè)計開發(fā)硬件平臺，接口驅(qū)動等底層軟件作為中間件，客戶僅需關(guān)注自身業(yè)務(wù)與行業(yè)應(yīng)用層軟件開發(fā)，極大減少設(shè)計難度，加快了上市周期。支持開發(fā)板樣件，POC，量產(chǎn)定制，靈活滿足客戶不同階段需求。1.產(chǎn)品升級與性能提升米爾從2012年成為AMD (Xilinx) 官方全球合作伙伴起，十幾年一直扎根FPGA SoM產(chǎn)品及解決方案，產(chǎn)
關(guān)鍵字：米爾 FPGA SoM AMD

PCB【88】鋪銅的間距有什么要求？

今天看到同事的一塊板，由于電流比較大，有些電源又是高壓加大電流。我做了一個簡單的檢查，最覺得不爽的就是鋪銅的間距“遠(yuǎn)近高低各不同”，那么就拋出一個問題？PCB上鋪銅的不同網(wǎng)絡(luò)的間距是多少為宜？有什么要求？chatGPT做了以上答復(fù)。理由雖然說得挺對的，但是你知道的，他也是很不靠譜的，你相同的問題再問一遍，他會告訴你另外一個答案。而且經(jīng)常一本正經(jīng)的胡說八道，如下：我覺得，爬電距離肯定是一個必須要考慮的重要因素，所以兩個網(wǎng)絡(luò)是高壓差的時候，我們優(yōu)先考慮“爬電距離”。在設(shè)計PCB時考慮電源平面之間的間距以減少電
關(guān)鍵字： PCB 電路設(shè)計

PCB上怎么畫GND？

一個地線GND怎么會有這么多區(qū)分，簡單的電路問題怎么弄得這么復(fù)雜？為什么需要引入這么多細(xì)分的GND地線功能呢？工程師一般針對這類GND地線設(shè)計問題，都簡單的統(tǒng)一命名為GND，在原理圖設(shè)計過程中沒有加以區(qū)分，導(dǎo)致在PCB布線的時候很難有效識別不同電路功能的GND地線，直接簡單地將所有GND地線連接在一起。
關(guān)鍵字： PCB GND

實際案例說明用基于FPGA的原型來測試、驗證和確認(rèn)IP——如何做到魚與熊掌兼得？

本系列文章從數(shù)字芯片設(shè)計項目技術(shù)總監(jiān)的角度出發(fā)，介紹了如何將芯片的產(chǎn)品定義與設(shè)計和驗證規(guī)劃進(jìn)行結(jié)合，詳細(xì)講述了在FPGA上使用硅知識產(chǎn)權(quán)（IP）內(nèi)核來開發(fā)ASIC原型項目時，必須認(rèn)真考慮的一些問題。全文從介紹使用IP核這種預(yù)先定制功能電路的必要性開始，通過闡述開發(fā)ASIC原型設(shè)計時需要考慮到的IP核相關(guān)因素，用八個重要主題詳細(xì)分享了利用ASIC IP來在FPGA上開發(fā)原型驗證系統(tǒng)設(shè)計時需要考量的因素。同時還提供了實際案例來對這些話題進(jìn)行詳細(xì)分析。這八個主題包括：一款原型和最終ASIC實現(xiàn)之間的要求有何不同
關(guān)鍵字： FPGA FPGA的原型確認(rèn)IP ASIC SmartDV

FPGA能做什么？比單片機(jī)厲害嗎？

學(xué)習(xí)單片機(jī)的同學(xué)，一般都會接觸FPGA。有讀者大概問了這樣的問題：FPGA能做什么？比單片機(jī)厲害嗎？這么說吧，F(xiàn)PGA在某方面也能實現(xiàn)單片機(jī)做的事，在某些領(lǐng)域，F(xiàn)PGA遠(yuǎn)比單片機(jī)強(qiáng)的多。當(dāng)然，F(xiàn)PGA和單片機(jī)各有各的特點(diǎn)，在應(yīng)用上也有一些區(qū)別。下面說說FPGA 常見的幾大應(yīng)用的領(lǐng)域：1.通信系統(tǒng)FPGA 在通信領(lǐng)域的應(yīng)用可以說是無所不能，得益于 FPGA 內(nèi)部結(jié)構(gòu)的特點(diǎn)，它可以很容易地實現(xiàn)分布式的算法結(jié)構(gòu)，這一點(diǎn)對于實現(xiàn)無線通信中的高速數(shù)字信號處理十分有利。因為在無線通信系統(tǒng)中，許多功能模塊通常都需要大量
關(guān)鍵字：嵌入式單片機(jī) FPGA

FPGA是什么 —— 它的工作原理及其用途

FPGA是什么？現(xiàn)場可編程門陣列（Field Programmable Gate Array，簡稱 FPGA）是一種集成電路（IC），可以開發(fā)定制邏輯，用于快速原型設(shè)計和最終系統(tǒng)設(shè)計。FPGA與其他定制或半定制的集成電路不同，其自身的靈活性使其可以通過下載軟件進(jìn)行編程和重新編程，適應(yīng)所設(shè)計的大型系統(tǒng)不斷變化的需求。FPGA非常適合當(dāng)今各類快速發(fā)展的應(yīng)用，如網(wǎng)絡(luò)邊緣計算、人工智能（AI）、系統(tǒng)安全、5G、工廠自動化和機(jī)器人技術(shù)。為什么使用FPGA而不是其他類型的集成電路？FPGA的主要優(yōu)勢在于其可編程架構(gòu)，
關(guān)鍵字： FPGA

晶振為什么不能放置在PCB邊緣？

晶振在布局時，一般是不能放置在PCB邊緣的，今天以一個實際案例講解。某行車記錄儀，測試的時候要加一個外接適配器，在機(jī)器上電運(yùn)行測試時發(fā)現(xiàn)超標(biāo)，具體頻點(diǎn)是84MHz、144MHz、168MHz，需要分析其輻射超標(biāo)產(chǎn)生的原因，并給出相應(yīng)的對策，輻射測試數(shù)據(jù)如下：圖1：輻射測試數(shù)據(jù)1、輻射源頭分析該產(chǎn)品只有一塊PCB，板子上有一個12MHz的晶體。其中超標(biāo)頻點(diǎn)恰好都是12MHz的倍頻，而分析該機(jī)器容易EMI輻射超標(biāo)的屏和攝像頭，發(fā)現(xiàn)LCD-CLK是33MHz，而攝像頭MCLK是24MHz。通過排除法，發(fā)現(xiàn)去掉攝
關(guān)鍵字：晶振電路設(shè)計 PCB

網(wǎng)絡(luò)安全宣傳月：與萊迪思一起應(yīng)對不斷變化的網(wǎng)絡(luò)安全環(huán)境

隨著全球互連程度加以及對數(shù)字技術(shù)依賴性的增加，網(wǎng)絡(luò)犯罪也日益猖獗。事實上，據(jù)《福布斯》報道，2023年的數(shù)據(jù)泄露事件比2021年增加了72%，而2021年就已經(jīng)創(chuàng)下紀(jì)錄。隨著網(wǎng)絡(luò)威脅變得越來越復(fù)雜和頻繁，企業(yè)必須采取積極主動的方法來保護(hù)其系統(tǒng)、數(shù)據(jù)和運(yùn)營。其中一種方法包括實施網(wǎng)絡(luò)彈性：抵御攻擊、響應(yīng)威脅和從攻擊中恢復(fù)的能力，從而實現(xiàn)持續(xù)的保護(hù)和最小程度的中斷。每年十月是CISA.gov（網(wǎng)絡(luò)安全和基礎(chǔ)設(shè)施安全局）推出的網(wǎng)絡(luò)安全宣傳月，旨在促進(jìn)網(wǎng)絡(luò)彈性文化的發(fā)展。在萊迪思，我們常年致力于幫助我們的客戶和合作
關(guān)鍵字：網(wǎng)絡(luò)安全萊迪思 FPGA

八層板PCB設(shè)計，電腦主板設(shè)計分析

來源于網(wǎng)絡(luò)的前輩PCB作品學(xué)好PCB設(shè)計的方法之一就是通過前輩的作品學(xué)習(xí)前輩的設(shè)計方法和技巧。我們能在前輩的作品中學(xué)到元件布局、板層設(shè)置、線路布線。板層置1. 信號層（TOP）第一層信號層，又叫頂層，實物打板回來是能夠看得見的一層，可以擺放電子元件的一層。由上圖可見這層布線比較多。原因之一就是電子元件的擺放在同一層，走線的過程中不需要設(shè)置過孔轉(zhuǎn)換層。這樣可以避免過孔阻礙其它層的走線。在多層板布線反而要注意過孔的設(shè)置。2. 電源層（VCC）在這層沒有看到走線。是因為這一層都是電源網(wǎng)絡(luò)。在設(shè)計時使用特定的線進(jìn)
關(guān)鍵字： PCB 電路設(shè)計

英特爾傳將出售Altera少數(shù)股權(quán)換現(xiàn)金

英特爾（Intel）傳向多家私募股權(quán)與投資人詢問，有意出售Altera部分股權(quán)，以尋求從中換得數(shù)十億美元的現(xiàn)金，而Altera為英特爾在2015年以167億美元收購的子公司，曾被看作是英特爾重要的核心業(yè)務(wù)之一。英特爾不斷尋求做出重大改變，如今將想法動到2015年以167億美元收購的邏輯芯片設(shè)計廠Altera，傳將出售Altera部分股權(quán)換現(xiàn)金，并期望Altera估值能達(dá)170億美元來交易。Altera年初開始獨(dú)立運(yùn)營，預(yù)計2025年1月1日前完成分離，而英特爾執(zhí)行長基辛格（Pat Gelsinger）上個
關(guān)鍵字：英特爾 Altera FPGA

在米爾電子MPSOC實現(xiàn)12G SDI視頻采集H.265壓縮SGMII萬兆以太網(wǎng)推流

4K視頻為何越來越糊？SGMII與HEVC如何重拾高碼流體驗
關(guān)鍵字： MPSOC FPGA 7A100T 雙芯核心板雙芯開發(fā)板 ZU4EV

萬源通IPO：助力汽車電子領(lǐng)域PCB發(fā)展

汽車電子領(lǐng)域的印制電路板規(guī)格主要以4-8層的多層板為主，占據(jù)了印制電路板用板中的45%。雙層板占比為12%，厚銅板占比為6.5%。隨著汽車電動化和智能化的發(fā)展趨勢，汽車電子用板逐漸向金屬基板、厚銅板等高技術(shù) PCB 方案演進(jìn)。特別是通過埋銅、嵌銅和厚銅工藝，增強(qiáng)了散熱能力，滿足汽車電子產(chǎn)品對散熱性能的需求。單車的 PCB 用量增加，技術(shù)難度也隨之提高。在這樣的發(fā)展趨勢下，汽車電子領(lǐng)域的印制電路板不僅需要滿足高技術(shù)要求，還具有多品種、小批量的特點(diǎn)。生產(chǎn)過程中由于換型、調(diào)參導(dǎo)致生產(chǎn)成本較高，因此需要采用一系列
關(guān)鍵字：萬源通 IPO 汽車電子 PCB 印制電路板

10個PCB設(shè)計技巧幫你減少EMC

今天主要是關(guān)于：EMC，PCB設(shè)計中如何降低EMC?一、EMC是什么？在PCB設(shè)計中，主要的EMC問題包括3種：傳導(dǎo)干擾、串?dāng)_干擾、輻射干擾。1、傳導(dǎo)干擾傳導(dǎo)干擾通過引線去耦和共模阻抗去耦影響其他電路，例如：噪聲通過電源電路進(jìn)入系統(tǒng)，支持電路將受到噪聲的影響。下圖顯示了通過共模阻抗進(jìn)行的噪聲去耦。電路1和電路2通過同一根導(dǎo)線獲得電源電壓的和接地環(huán)路。如果其中一個電路的電壓突然需要提高，另一個電路將降低，因為公共電源和兩個回路之間的阻抗。2、串?dāng)_干擾串?dāng)_干擾是指一根信號線對相鄰信號線的干擾，通常發(fā)生在相鄰的
關(guān)鍵字： PCB 電路設(shè)計PCB EMC

將ASIC IP核移植到FPGA上——如何測試IP核的功能和考慮純電路以外的其他因素

本系列文章從數(shù)字芯片設(shè)計項目技術(shù)總監(jiān)的角度出發(fā)，介紹了如何將芯片的產(chǎn)品定義與設(shè)計和驗證規(guī)劃進(jìn)行結(jié)合，詳細(xì)講述了在FPGA上使用IP核來開發(fā)ASIC原型項目時，必須認(rèn)真考慮的一些問題。文章從介紹使用預(yù)先定制功能即IP核的必要性開始，通過闡述開發(fā)ASIC原型設(shè)計時需要考慮到的IP 核相關(guān)因素，用八個重要主題詳細(xì)分享了利用ASIC IP來在FPGA上開發(fā)原型驗證系統(tǒng)設(shè)計時需要考量的因素。在上篇文章中，我們分享了第五到第六主題，介紹了我們?nèi)绾未_保在FPGA上實現(xiàn)所需的性能和在時鐘方面必須加以考量的因素有哪些。本篇
關(guān)鍵字： 202409 ASIC IP核 FPGA SmartDV

從邊緣到云，Altera以可擴(kuò)展產(chǎn)品組合加快FPGA創(chuàng)新

近期，英特爾子公司Altera推出了一系列FPGA軟、硬件和開發(fā)工具，使其可編程解決方案更易應(yīng)用于廣泛的用例和市場。Altera在年度開發(fā)者大會上公布了下一代能效與成本優(yōu)化的Agilex? 3 FPGA情況，并宣布針對Agilex 5 FPGA提供新的開發(fā)套件和軟件支持。?“通過與生態(tài)系統(tǒng)和分銷合作伙伴保持緊密的合作，Altera將持續(xù)提供基于FPGA的解決方案，為創(chuàng)新者提供易于設(shè)計和部署的前沿可編程技術(shù)。通過此次新品發(fā)布，我們將繼續(xù)利用可編程技術(shù)塑造未來，幫助客戶在數(shù)據(jù)中心、通信基礎(chǔ)設(shè)施、汽車
關(guān)鍵字： Altera FPGA