HDL(Hardware Description Language)，是硬件描述語言。顧名思義，硬件描述語言就是指對(duì)硬件電路進(jìn)行行為描述、寄存器傳輸描述或者結(jié)構(gòu)化描述的一種新興語言。HDL文本輸入硬件描述語言是用文本的形式描述硬件電路的功能，信號(hào)連接關(guān)系以及時(shí)序關(guān)系。它雖然沒有圖形輸入那么直觀，但功能更強(qiáng)，可以進(jìn)行大規(guī)模，多個(gè)芯片的數(shù)字系統(tǒng)的設(shè)計(jì)。常用的HDL有ABEL，VHDL和Verilog HDL等。

VHDL全名Very-High-Speed Integrated Circuit HardwareDescription Language,是一種用于電路設(shè)計(jì)的高級(jí)語言。它在80年代的后期出現(xiàn)。最初是由美國(guó)國(guó)防部開發(fā)出來供美軍用來提高設(shè)計(jì)的可靠性和縮減開發(fā)周期的一種使用范圍較小的設(shè)計(jì)語言 。VHDL翻譯成中文就是超高速集成電路硬件描述語言，主要是應(yīng)用在數(shù)字電路的設(shè)計(jì)中。目前，它在中國(guó)的應(yīng)用多數(shù)是用在FPGA/CPLD/EPLD的設(shè)計(jì)中。當(dāng)然在一些實(shí)力較為雄厚的單位，它也被用來設(shè)計(jì)ASIC。

VHDL主要用于描述數(shù)字系統(tǒng)的結(jié)構(gòu)，行為，功能和接口。除了含有許多具有硬件特征的語句外，VHDL的語言形式、描述風(fēng)格以及語法是十分類似于一般的計(jì)算機(jī)高級(jí)語言。VHDL的程序結(jié)構(gòu)特點(diǎn)是將一項(xiàng)工程設(shè)計(jì)，或稱設(shè)計(jì)實(shí)體（可以是一個(gè)元件，一個(gè)電路模塊或一個(gè)系統(tǒng)）分成外部（或稱可視部分,及端口)和內(nèi)部（或稱不可視部分），既涉及實(shí)體的內(nèi)部功能和算法完成部分。在對(duì)一個(gè)設(shè)計(jì)實(shí)體定義了外部界面后，一旦其內(nèi)部開發(fā)完成后，其他的設(shè)計(jì)就可以直接調(diào)用這個(gè)實(shí)體。這種將設(shè)計(jì)實(shí)體分成內(nèi)外部分的概念是VHDL系統(tǒng)設(shè)計(jì)的基本點(diǎn)。

· VHDL
· VHDL 程序舉例
· Verilog HDL和VHDL的比較



驗(yàn)證碼：

19# soothmusic 說：2014-07-20 06:10
回答18# wyf86：
上手快
18# wyf86 說：2014-07-19 22:31
從VHDL或者Verilog開始入手學(xué)習(xí)FPGA，是否比較快捷？
17# EEPW521 說：2014-06-18 22:13
回答16# eepwlover：
這兩種語言都是用于數(shù)字電子系統(tǒng)設(shè)計(jì)的硬件描述語言，而且都已經(jīng)是 IEEE 的標(biāo)準(zhǔn)。
16# eepwlover 說：2014-06-17 21:26
VHDL與HDL什么關(guān)系？
15# 活詞典 說：2014-05-19 21:37
VHDL主要用于描述數(shù)字系統(tǒng)的結(jié)構(gòu)，行為，功能和接口。
14# wyf86 說：2014-04-15 22:47
回答13# soothmusic：
十分類似于一般的計(jì)算機(jī)高級(jí)語言
13# soothmusic 說：2014-04-14 22:56
VHDL一大特色是不是像高級(jí)語言？
12# 云端 說：2014-02-18 21:39
回答11# wyf86：
看看這里http://m.butianyuan.cn/article/185558.htm
11# wyf86 說：2014-02-17 22:39
數(shù)字鎖相環(huán)是一種相位反饋控制系統(tǒng)，基于VHDL的不怎么了解
10# wyf86 說：2013-11-07 21:19
回答9# soothmusic：
非?？梢园。瑸樗鴣?。
9# soothmusic 說：2013-11-06 22:11
VHDL的系統(tǒng)硬件描述能力很強(qiáng)大，可以描述門級(jí)電路？
8# 活詞典 說：2013-10-05 22:35
回答7# 云端：
美國(guó)國(guó)防部
7# 云端 說：2013-10-04 21:51
VHDL語言，能縮減開發(fā)周期并提高可靠性，它是由誰設(shè)計(jì)開發(fā)的？
6# soothmusic 說：2013-09-30 21:58
回答5# eepwlover：
支持隨機(jī)電路、異步電路、同步電路等電路的設(shè)計(jì)。
5# eepwlover 說：2013-09-29 23:09
VHDL所擁有的，其他硬件描述語言所不能比的功能是什么？
4# soothmusic 說：2013-09-25 22:11
回答3# eepwlover：
FPGA/CPLD/EPLD
3# eepwlover 說：2013-09-24 23:57
VHDL主要應(yīng)用在哪些設(shè)計(jì)中？
2# 云端 說：2013-09-22 22:25
EEPW上，學(xué)習(xí)FAGA開發(fā)的VHDL，有沒有專門的論壇模塊？
EEPW521回答:2013-09-23
同學(xué)，詳見這里：http://forum.eepw.com.cn/forum/287/1
1# EEPW網(wǎng)友 說：2013-09-10 22:15
自IEEE-1076（簡(jiǎn)稱87版)之后，各EDA公司相繼推出自己的VHDL設(shè)計(jì)環(huán)境，或宣布自己的設(shè)計(jì)工具可以和VHDL接口。