首頁　 資訊　 商機(jī) 　 下載　 拆解 　 高校　 招聘 　 雜志　 會(huì)展　 EETV　 百科 　 問答　 電路圖　 工程師手冊(cè) 　 Datasheet　 100例 　 活動(dòng)中心　 E周刊閱讀 　 樣片申請(qǐng)
EEPW首頁 >> 主題列表 >> cpld／fpga

X-fest研討會(huì)將于7月登陸亞洲

  • 安富利公司 (NYSE: AVT) 旗下安富利電子元件亞洲 (Avnet Electronics Marketing Asia)與賽靈思公司 (NASDAQ: XLX) 日前宣布啟動(dòng)亞洲區(qū)X-fest 研討會(huì)注冊(cè)。X-fest 是深受 FPGA、DSP 和嵌入式系統(tǒng)開發(fā)人員歡迎的、為期一天的培訓(xùn)活動(dòng)。
  • 關(guān)鍵字： 賽靈思  FPGA  X-fest  

基于DSP的CPLD軟件更新方案研究

  • 基于DSP的CPLD軟件更新方案研究, 0引言　　在現(xiàn)代導(dǎo)航計(jì)算機(jī)系統(tǒng)朝著微型化發(fā)展的過程中，采用高性能數(shù)字信號(hào)處理器和可編程邏輯器件方案實(shí)現(xiàn)的導(dǎo)航計(jì)算機(jī)系統(tǒng)有著很高的性能優(yōu)勢(shì)。在本課題組研制的基于浮點(diǎn)型DSP和復(fù)雜可編程邏輯器件(CPLD)結(jié)構(gòu)的嵌
  • 關(guān)鍵字： 方案  研究  更新  軟件  DSP  CPLD  基于  

基于FPGA技術(shù)的存儲(chǔ)器設(shè)計(jì)及其應(yīng)用

  • 基于FPGA技術(shù)的存儲(chǔ)器設(shè)計(jì)及其應(yīng)用,復(fù)雜可編程邏輯器件—FPGA技術(shù)在近幾年的電子設(shè)計(jì)中應(yīng)用越來越廣泛。FPGA具有的硬件邏輯可編程性、大容量、高速、內(nèi)嵌存儲(chǔ)陣列等特點(diǎn)使其特別適合于高速數(shù)據(jù)采集、復(fù)雜控制邏輯、精確時(shí)序邏輯等場(chǎng)合的應(yīng)用。而應(yīng)
  • 關(guān)鍵字： 及其  應(yīng)用  設(shè)計(jì)  存儲(chǔ)器  FPGA  技術(shù)  基于  

基于FPGA的圖像采集模塊設(shè)計(jì)

  • 基于FPGA的圖像采集模塊設(shè)計(jì),1 引言　　圖像采集是圖像處理的前提。圖像采集卡是常用的圖像輸入設(shè)備，通常占用PC機(jī)總線的一個(gè)插槽。它主要包括圖像存儲(chǔ)器單元、CCD或CMOS攝像頭接口、PC機(jī)總線接口等。傳統(tǒng)的圖像采集卡大多數(shù)采用 PCI接口，這種圖
  • 關(guān)鍵字： 模塊  設(shè)計(jì)  采集  圖像  FPGA  基于  

FPGA的高速多通道數(shù)據(jù)采集控制器IP核設(shè)計(jì)

  • FPGA的高速多通道數(shù)據(jù)采集控制器IP核設(shè)計(jì),隨著可編程邏輯器件的不斷進(jìn)步和發(fā)展，F(xiàn)PGA在嵌入式系統(tǒng)中發(fā)揮著越來越重要的作用。本文介紹的在電能質(zhì)量監(jiān)測(cè)系統(tǒng)中信號(hào)采集模塊控制器的 IP核，是采用硬件描述語言來實(shí)現(xiàn)的。首先它是以ADS8364芯片為控制對(duì)象，結(jié)合
  • 關(guān)鍵字： IP  設(shè)計(jì)  控制器  數(shù)據(jù)采集  高速  通道  FPGA  

采用FPGA解決通信接口問題

  • 采用FPGA解決通信接口問題,引言

    在過去兩年里,用于消除IC、電路板和系統(tǒng)之間數(shù)據(jù)傳輸瓶頸的接口標(biāo)準(zhǔn)層出不窮,本文將考評(píng)通信應(yīng)用標(biāo)準(zhǔn)部件的某些最流行的標(biāo)準(zhǔn),并研究眾多新標(biāo)準(zhǔn)出現(xiàn)的原因,此外還探討設(shè)計(jì)者可如何解決互用性的難題。

    新興
  • 關(guān)鍵字： 接口  問題  通信  解決  FPGA  采用  

基于FPGA的中文字符顯示的VHDL程序

  • 基于FPGA的中文字符顯示的VHDL程序,--文件名：lcd_driver.vhd。　　--功能：FGAD驅(qū)動(dòng)LCD顯示中文字符“年”?！　?-最后修改日期：2004.3.24?！　ibrary IEEE;　　use IEEE.STD_LOGIC_1164.ALL;　　use IEEE.STD_LOGIC_ARITH.ALL;　　use
  • 關(guān)鍵字： VHDL  程序  顯示  字符  FPGA  中文  基于  

用VHDL/VerilogHD語言開發(fā)PLD/FPGA的完整流程

  • 用VHDL/VerilogHD語言開發(fā)PLD/FPGA的完整流程,用VHDL/VerilogHD語言開發(fā)PLD/FPGA的完整流程為：　　1.文本編輯：用任何文本編輯器都可以進(jìn)行，也可以用專用的HDL編輯環(huán)境。通常VHDL文件保存為.vhd文件，Verilog文件保存為.v文件　　2.功能仿真：將文件調(diào)入HDL仿真
  • 關(guān)鍵字： 完整  流程  PLD/FPGA  開發(fā)  語言  VHDL/VerilogHD  

基于FPGA的LED電視動(dòng)態(tài)背光系統(tǒng)設(shè)計(jì)

  • 基于FPGA的LED電視動(dòng)態(tài)背光系統(tǒng)設(shè)計(jì),本文設(shè)計(jì)一款基于FPGA(現(xiàn)場(chǎng)可編程門陣列)的液晶電視動(dòng)態(tài)背光系統(tǒng)，采用LED側(cè)背光方式，符合當(dāng)前液晶電視LED背光應(yīng)用主流?！　‰娨晞?dòng)態(tài)背光　　以往的電視機(jī)主板將圖像信號(hào)通過LVDS(LowVoltageDifferentialSignal，低
  • 關(guān)鍵字： 背光  系統(tǒng)  設(shè)計(jì)  動(dòng)態(tài)  電視  FPGA  LED  基于  

基于FPGA的IPV6數(shù)字包的分離與封裝的實(shí)現(xiàn)

  • 基于FPGA的IPV6數(shù)字包的分離與封裝的實(shí)現(xiàn),筆者在參加國(guó)家“863”重大專題項(xiàng)目“高速密碼芯片及驗(yàn)證平臺(tái)系統(tǒng)”的過程中，遇到了將IPV6數(shù)據(jù)包的包頭和數(shù)據(jù)部分拆開，然后在數(shù)據(jù)部分送密碼芯片進(jìn)行加/解密處理，最后再將處理后的數(shù)據(jù)部分與
  • 關(guān)鍵字： 封裝  實(shí)現(xiàn)  分離  數(shù)字  FPGA  IPV6  基于  

基于FPGA的LVDS高速數(shù)據(jù)通信卡設(shè)計(jì)

  • 摘要 基于FPGA、PCI9054、SDRAM和DDS設(shè)計(jì)了用于某遙測(cè)信號(hào)模擬源的專用板卡。PCI9054實(shí)現(xiàn)與上位機(jī)的數(shù)據(jù)交互，F(xiàn)PGA實(shí)現(xiàn)PCI本地接口轉(zhuǎn)換、數(shù)據(jù)接收發(fā)送控制及DDS芯片的配置。通過WDM驅(qū)動(dòng)程序設(shè)計(jì)及MFC交互界面設(shè)計(jì)，最
  • 關(guān)鍵字： 數(shù)據(jù)通信  設(shè)計(jì)  高速  LVDS  FPGA  

FPGA進(jìn)入硅片融合時(shí)代

  •          FPGA在經(jīng)過了從上世紀(jì)90年代到2000年的快速發(fā)展、隨后短期的泡沫破裂、以及近幾年的平穩(wěn)增長(zhǎng)的發(fā)展階段，未來會(huì)邁入硅片融合時(shí)代。   Altera公司資深副總裁兼首席技術(shù)官M(fèi)isha Burich         下面這張圖能夠很直觀的表示FPGA的演進(jìn)過程，結(jié)構(gòu)越來越復(fù)雜，功能越來越強(qiáng)大，應(yīng)用越來越廣泛。 F
  • 關(guān)鍵字： Altera  FPGA  硅片融合  

基于FPGA狀態(tài)機(jī)的智能手推車多模式控制應(yīng)用

  • 摘要：本設(shè)計(jì)采用XILINX Spartan-3E系列FPGA芯片，在基于FPGA(現(xiàn)場(chǎng)可編程門陣列)器件的設(shè)計(jì)中，狀態(tài)機(jī)是目前應(yīng)用最普遍的設(shè)計(jì)方法之一。
  • 關(guān)鍵字： FPGA  XILINX  201205  

基于FPGA的實(shí)時(shí)數(shù)字化光纖傳輸系統(tǒng)

  • 摘要 提出一種實(shí)時(shí)數(shù)字化光纖傳輸系統(tǒng)，該系統(tǒng)分為發(fā)送端和接收端。發(fā)送端用A／D轉(zhuǎn)換器將輸入的模擬信號(hào)數(shù)字化，再用FPGA對(duì)數(shù)據(jù)進(jìn)行處理，并通過光纖傳輸。同時(shí)，F(xiàn)PGA還控制A／D轉(zhuǎn)換器的工作。接收端用串行收發(fā)器TLK
  • 關(guān)鍵字： FPGA  實(shí)時(shí)數(shù)字  光纖傳輸  系統(tǒng)    

開關(guān)磁阻電機(jī)全數(shù)字控制系統(tǒng)中FPGA的應(yīng)用

  • 摘要：提出了基于數(shù)字信號(hào)處理器(DSP)和現(xiàn)場(chǎng)可編程門陣列(FPGA)的開關(guān)磁阻電動(dòng)機(jī)全數(shù)字控制系統(tǒng)，對(duì)DSP和FPGA的功能進(jìn)行了分配。根據(jù)開關(guān)磁阻電動(dòng)機(jī)的驅(qū)動(dòng)要求，分析控制邏輯，由FPGA實(shí)現(xiàn)了電流斬波、角度位置和PWM電
  • 關(guān)鍵字： FPGA  開關(guān)磁阻電機(jī)  全數(shù)字  控制系統(tǒng)    
共6991條 239/467 |‹ « 237 238 239 240 241 242 243 244 245 246 » ›|

cpld／fpga介紹

您好，目前還沒有人創(chuàng)建詞條cpld／fpga!
歡迎您創(chuàng)建該詞條，闡述對(duì)cpld／fpga的理解，并與今后在此搜索cpld／fpga的朋友們分享。    創(chuàng)建詞條

熱門主題

樹莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì)員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢有限公司
備案 京ICP備12027778號(hào)-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473