cpld／fpga 文章進(jìn)入cpld／fpga技術(shù)社區(qū)

基于DSP的柔性機(jī)載實(shí)時(shí)圖像跟蹤系統(tǒng)研究

電子產(chǎn)品世界,為電子工程師提供全面的電子產(chǎn)品信息和行業(yè)解決方案,是電子工程師的技術(shù)中心和交流中心,是電子產(chǎn)品的市場(chǎng)中心,EEPW 20年的品牌歷史,是電子工程師的網(wǎng)絡(luò)家園
關(guān)鍵字： DSP 圖像跟蹤 FPGA

將ARM AXI4用于FPGA 把恒星裝入瓶中

英國(guó)的聚變研究人員以賽靈思技術(shù)為基礎(chǔ)，采用最新的 ARM AXI4 接口，開(kāi)發(fā)出一種用于合成孔徑成像的數(shù)據(jù)采集系統(tǒng)。
關(guān)鍵字：賽靈思 ARM AXI4 FPGA

如何讓7系列FPGA的功耗減半

賽靈思采用專(zhuān)為 FPGA 定制的芯片制造工藝和創(chuàng)新型統(tǒng)一架構(gòu)，讓 7 系列 FPGA 的功耗較前一代器件降低一半以上。
關(guān)鍵字：賽靈思 FPGA 28nm

基于STM32和CPLD的等精度測(cè)頻設(shè)計(jì)

在電子工程、資源勘探、儀器儀表等相關(guān)應(yīng)用中，頻率測(cè)量是電子測(cè)量技術(shù)中最基本最常見(jiàn)的測(cè)量之一，頻率計(jì)也是工程技術(shù)人員必不可少的測(cè)量工具。但是，傳統(tǒng)的頻率測(cè)量方法在實(shí)際應(yīng)用中有較大的局限性，基于傳統(tǒng)測(cè)頻原
關(guān)鍵字： CPLD STM 32 等精度測(cè)頻

基于CPLD的簡(jiǎn)易數(shù)字頻率計(jì)的設(shè)計(jì)

摘要：CPLD器件的出現(xiàn)給現(xiàn)代電子設(shè)計(jì)帶來(lái)了極大的方便和靈活性，使復(fù)雜的數(shù)字電子系統(tǒng)設(shè)計(jì)變?yōu)樾酒?jí)設(shè)計(jì)，同時(shí)還可以很方便地對(duì)設(shè)計(jì)進(jìn)行在線修改。首先介紹了頻率計(jì)的測(cè)頻原理，然后利用CPLD芯片進(jìn)行測(cè)頻計(jì)數(shù)，從而
關(guān)鍵字： CPLD 數(shù)字頻率計(jì)

基于SCA的軟件無(wú)線電在FPGA上設(shè)計(jì)與實(shí)現(xiàn)

摘要：在分析現(xiàn)有基于SCA的軟件無(wú)線電在FPGA上實(shí)現(xiàn)方案優(yōu)缺點(diǎn)的基礎(chǔ)上，提出了一種基于FPGA的CORBA通信系統(tǒng)設(shè)計(jì)方案，有效克服了原有實(shí)現(xiàn)方案的缺點(diǎn)，不但為FPGA上的波形組件提供了良好的可重用性、可移植性和動(dòng)態(tài)部
關(guān)鍵字： FPGA SCA 軟件無(wú)線電

基于 FPGA 的脈象采集儀硬件電路設(shè)計(jì)

基于 FPGA 的脈象采集儀硬件電路設(shè)計(jì),脈診作為中醫(yī)最重要的一種診斷方式，具有模糊性、不確定性的特點(diǎn)，是近年來(lái)中醫(yī)現(xiàn)代化研究中的熱點(diǎn)。隨著電子、計(jì)算機(jī)技術(shù)的快速進(jìn)步，將嵌入式技術(shù)、 FPGA技術(shù)、IP核技術(shù)結(jié)合在一起，融合電子技術(shù)、信號(hào)處理方法等學(xué)
關(guān)鍵字： FPGA 脈象采集儀硬件電路設(shè)計(jì)

2.5D封裝+28nm，F(xiàn)PGA迎來(lái)革命性突破

　　68億只晶體管、1,954,560個(gè)邏輯單元(容量相當(dāng)于市場(chǎng)同類(lèi)最大28nm FPGA的兩倍)、305,400個(gè)CLB切片的可配置邏輯塊(CLB)、21,550Kb的分布式RAM容量、以及2,160個(gè)DSP slice、46,512個(gè)BRAM、24個(gè)時(shí)鐘管理模塊、4個(gè)PCIe模塊、36個(gè)GTX收發(fā)器(每個(gè)性能達(dá)12.5 Gbps)、24個(gè)I/O bank和1,200個(gè)用戶(hù)I/O、19W功耗……是的，您沒(méi)有看錯(cuò)，這一連串令人眼花繚亂的數(shù)字，就是賽靈思(Xilinx)日前宣布可
關(guān)鍵字：賽靈思 FPGA 2.5D封裝

2.5D堆疊硅片互聯(lián)

　　摩爾定律認(rèn)為芯片上的晶體管數(shù)量每過(guò)18個(gè)月就會(huì)翻一番，過(guò)去20年，不管是和FPGA廠商還是ASIC廠商都在遵循在這個(gè)定律的發(fā)展，隨著微電子技術(shù)更深入地改變?nèi)藗兊纳?，摩爾定律似乎成了芯片技術(shù)發(fā)展的約束-----如何更早地實(shí)現(xiàn)裸眼3D電視?如何更快地提升無(wú)線通信帶寬?如何實(shí)現(xiàn)低功耗高速存儲(chǔ)?沒(méi)有更強(qiáng)大的芯片推出，這些愿景從提出到實(shí)現(xiàn)需要漫長(zhǎng)的時(shí)間，現(xiàn)在，賽靈思公司提出的2.5D堆疊硅片互聯(lián)SSI)技術(shù)有望破除摩爾定律的魔咒，并有望徹底改變IC產(chǎn)業(yè)的游戲規(guī)則! 　　Vitex7-2000T FPGA--
關(guān)鍵字：賽靈思 FPGA Vitex7

28Gbps串行收發(fā)器賽靈思產(chǎn)業(yè)首演

　　提起《高速數(shù)字設(shè)計(jì)》(黑魔書(shū))的作者Howard Johnson，估計(jì)工程師無(wú)人不曉，此公這本書(shū)被全球公認(rèn)為信號(hào)完整性天書(shū)!在中國(guó)，幾乎每個(gè)硬件工程師都下載過(guò)他的這本著作，這個(gè)高速信號(hào)設(shè)計(jì)大牛30年前的還是一電視修理工，之后用了9年時(shí)間完成了從學(xué)士到碩士到博士的學(xué)歷教育，他發(fā)明了語(yǔ)音壓縮算法，參與了以太網(wǎng)標(biāo)準(zhǔn)的制訂，我們今天享受到的高速以太網(wǎng)和千兆以太網(wǎng)都有他的功勞，作為一個(gè)高速信號(hào)權(quán)威，Howard Johnson的評(píng)論無(wú)疑決定著一個(gè)器件的應(yīng)用前景，近日，Howard Johnson博士在賽靈思官網(wǎng)
關(guān)鍵字：賽靈思 FPGA Virtex-7

FPGA廠商與英特爾的工藝競(jìng)賽

FPGA廠商Xilinx于今年四月初向全球展示了采用TSMC HPL 28nm工藝的可編輯處理器——Kintex-7 325T，也是其新一代采用統(tǒng)一架構(gòu)的7系列處理器的第一批樣片。本刊記者也獲得了此樣片，并親眼觀看了其功耗與眼圖的測(cè)試，測(cè)試結(jié)果與之前Xilinx宣布的功耗比前代V6下降50%一致，并將支持的12.5Gbps收發(fā)器提升到32個(gè)串行連接，以滿(mǎn)足新一代LTE無(wú)線射頻卡和無(wú)線基站多通道的需求。
關(guān)鍵字： Xilinx FPGA

一種高可靠性的計(jì)算機(jī)與FPGA串行通信的實(shí)現(xiàn)

摘要：主要介紹以FPGA為硬件平臺(tái)的下位機(jī)與計(jì)算機(jī)(上位機(jī))進(jìn)行串行通信，將串口功能集成到單片F(xiàn)PGA內(nèi)，運(yùn)行中波特率可調(diào)，經(jīng)過(guò)適當(dāng)?shù)谋?、分頻實(shí)現(xiàn)了零誤差的波特率發(fā)生器，提高了數(shù)據(jù)傳輸?shù)目煽啃?。上位機(jī)上編寫(xiě)VB程
關(guān)鍵字：通信實(shí)現(xiàn) 串行 FPGA 計(jì)算機(jī) 可靠性

基于FPGA的PEX8311的LBS控制器的實(shí)現(xiàn)

摘要：通過(guò)對(duì)LBS控制器的控制信號(hào)、LBS總線讀寫(xiě)操作時(shí)序、LBS狀態(tài)機(jī)進(jìn)行分析，設(shè)計(jì)并實(shí)現(xiàn)了一個(gè)高效、可靠的LBS控制器來(lái)實(shí)現(xiàn)FPGA和PEX8311的通信系統(tǒng)，在PEX8311和FPGA接口中運(yùn)行狀態(tài)正常，穩(wěn)定性強(qiáng)，成功應(yīng)用于某視
關(guān)鍵字： FPGA 8311 PEX LBS

基于FPGA的人臉檢測(cè)系統(tǒng)設(shè)計(jì)

近年來(lái)，以人臉、虹膜、視網(wǎng)膜、指紋、聲音、基因等生物特征作為識(shí)別手段的生物特征識(shí)別技術(shù)漸漸發(fā)揮出了很好的作用。這類(lèi)識(shí)別屬于模式識(shí)別范疇，相比傳統(tǒng)的識(shí)別方式更安全、穩(wěn)定和方便[1]。其中，人臉識(shí)別因具有友好
關(guān)鍵字： FPGA 人臉檢測(cè) 系統(tǒng)設(shè)計(jì)

正交幅度調(diào)制解調(diào)器的FPGA設(shè)計(jì)與仿真

摘要：正交幅度調(diào)制技術(shù)(QAM)是一種功率和帶寬相對(duì)高效的信道調(diào)制技術(shù)，因此在信道調(diào)制技術(shù)中得到了廣泛的應(yīng)用。它的載波信號(hào)的FPGA實(shí)現(xiàn)一般采用查找表的方法，為了達(dá)到高精度要求，需要耗費(fèi)大量的ROM資源。提出了一
關(guān)鍵字： FPGA 正交幅度調(diào)制解調(diào)器仿真