cpld/fpga 文章 進入cpld/fpga技術社區(qū)
基于FPGA的自適應譜線增強系統(tǒng)設計
- 在此基于Altera公司的現(xiàn)場可編程門陣列(FPGA)芯片EP2C8F256C6,采用最小均方算法設計了自適應譜線增強(ALE)處理系統(tǒng)。以FPGA為處理核心,實現(xiàn)數(shù)據采樣控制、數(shù)據延時控制、LMS核心算法和輸出存儲控制等。充分利用FPGA高速的數(shù)據處理能力和豐富的片內乘法器,設計了LMS算法的流水線結構,保證整個系統(tǒng)具有高的數(shù)據吞吐能力和處理速度。并且通過編寫相應的VHDL程序在QuartusⅡ軟件上進行仿真,仿真結果表明該設計可以快速、準確地實現(xiàn)自適應譜線增強。
- 關鍵字: FPGA 譜線 系統(tǒng)設計
基于FPGA和DDS技術的正弦信號發(fā)生器設計
- 該系統(tǒng)由FPGA、單片機控制模塊、鍵盤、LED顯示組成,采用直接數(shù)字頻率合成(DDS),D/A以及實時計算波形值等技術,設計出具有頻率設置功能,頻率步進為100 Hz,頻率范圍為1 kHz~10 MHz之間正弦信號發(fā)生器。該系統(tǒng)的頻率范圍寬,步進小,頻率精度較高。
- 關鍵字: FPGA DDS 正弦信號發(fā)生器
基于FPGA的PPM調制解調系統(tǒng)設計
- 光通信技術的蓬勃發(fā)展對調制解調技術提出了更高的要求,脈沖位置調制(PPM)有較高的平均功率利用率,傳輸速率以及較強的抗干擾能力,能夠很好地滿足實際需求。從脈沖位置調制的基本原理出發(fā),基于FPGA對PPM調制解調系統(tǒng)進行設計,特別是對PPM的幀同步進行詳細說明,并用Verilog HDL語言對系統(tǒng)進行時序仿真,驗證了設計的正確性。
- 關鍵字: FPGA PPM 調制解調 系統(tǒng)設計
cpld/fpga介紹
您好,目前還沒有人創(chuàng)建詞條cpld/fpga!
歡迎您創(chuàng)建該詞條,闡述對cpld/fpga的理解,并與今后在此搜索cpld/fpga的朋友們分享。 創(chuàng)建詞條
歡迎您創(chuàng)建該詞條,闡述對cpld/fpga的理解,并與今后在此搜索cpld/fpga的朋友們分享。 創(chuàng)建詞條
關于我們 -
廣告服務 -
企業(yè)會員服務 -
網站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案:1101082052 京公網安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案:1101082052 京公網安備11010802012473