cpld／fpga 文章進(jìn)入cpld／fpga技術(shù)社區(qū)

用VHDL語言在CPLD上實現(xiàn)串行通信

引言隨著EDA技術(shù)得發(fā)展，CPLD已經(jīng)在許多方面得到了廣泛應(yīng)用，而串行通信是實現(xiàn)遠(yuǎn)程測控的重要手段。本文利用VHDL語言在CPLD上實現(xiàn)了串行通信，完全可以脫離單片機(jī)使用，克服了單片機(jī)的許多缺點。串口結(jié)構(gòu)及內(nèi)容本設(shè)計所采用的是異步通信方式，可以規(guī)定傳輸?shù)囊粋€數(shù)據(jù)是10位，其中最低位為啟動位(邏輯0低電平)，最高位為停止位(邏輯1高電平)，中間8位是數(shù)據(jù)位。為了方便對數(shù)據(jù)進(jìn)行正確控制，選取發(fā)送(接受)每位數(shù)據(jù)用4個時鐘周期。為了能夠達(dá)到串行通信的波特率，例如4800B/s，則需把時鐘頻率設(shè)
關(guān)鍵字： CPLD VHDL 串行通信單片機(jī) 嵌入式系統(tǒng)

基于FPGA的IJF數(shù)字基帶編碼的實現(xiàn)

1 引言 20世紀(jì)80年代初，加拿大渥太華大學(xué)的費赫教授（K.Feher）領(lǐng)導(dǎo)的科研小組發(fā)明了IJF－OQPSK調(diào)制技術(shù)。IJF－OQPSK中文名稱叫做無碼間干擾和抖動-交錯正交相移鍵控。他是現(xiàn)代數(shù)字恒包絡(luò)調(diào)制技術(shù)中新型的調(diào)制技術(shù)之一。進(jìn)行這種調(diào)制時，首先要對數(shù)字基帶信號進(jìn)行IJF編碼，將其變換成一種無碼間干擾和抖動、頻譜主瓣窄、具有快速滾降的基帶波形，然后再用OQPSK調(diào)制。這樣，調(diào)制后的基帶信號就具有了以下特點：以調(diào)波的相位平滑連續(xù)，而且每個號碼內(nèi)的相位變化不會超過π/2，以調(diào)波的包絡(luò)近于恒
關(guān)鍵字： FPGA IJF 單片機(jī) 調(diào)制技術(shù) 嵌入式系統(tǒng)

解決硬盤驅(qū)動器能耗難題

今天，大多數(shù)開發(fā)便攜式媒體播放器、PDA、智能電話和基于IP協(xié)議的語音電話等高檔電池供電消費類產(chǎn)品的設(shè)計人員都在使用某種或其他類型的FPGA(現(xiàn)場可編程門陣列)。比較先進(jìn)的FPGA器件還集成了一個與外部邏輯連接在一起的嵌入式RAM，因此可以用來增加更先進(jìn)的功能。這種FPGA的一種典型應(yīng)用包括充當(dāng)系統(tǒng)處理器及其HDD(硬盤驅(qū)動器)之間的橋接器件，利用RAM作為一個FIFO(先進(jìn)先出存儲器)將處理器存儲器與硬盤驅(qū)動器加以區(qū)分，進(jìn)而有利于更快的數(shù)據(jù)傳輸。這種方法有一種顯著的節(jié)能優(yōu)勢：當(dāng)硬盤驅(qū)動器運行時，它需要汲
關(guān)鍵字： 0610_A FPGA PolarPro 消費電子硬盤驅(qū)動雜志_技術(shù)長廊存儲器消費電子

東芝與聯(lián)華制造的Xilinx 65納米Virtex-5 FPGA元件

兩款由日本東芝與臺灣聯(lián)華電子制造的Xilinx 65納米Virtex-5 FPGA元件由Chipworks 率先披露元件的內(nèi)部結(jié)構(gòu) 分析報告現(xiàn)已接受客戶訂購 Chipworks 公司宣布，已分析Xilinx公司采用65納米制程的XC5VLX50Virtex-5 FPGA兩個元件樣本。其中一款元件由數(shù)位消費市場65納米技術(shù)的領(lǐng)導(dǎo)廠商日本東芝公司制造；而另一款元件則由另一業(yè)界先鋒臺灣聯(lián)華電子制造，亦是Xilinx過去10多年來的主要晶圓代工伙伴。Chipwo
關(guān)鍵字： 65納米 FPGA Virtex-5 Xilinx 單片機(jī) 東芝聯(lián)華嵌入式系統(tǒng)

利用FPGA解決TMS320C54x與SDRAM的接口問題

在DSP應(yīng)用系統(tǒng)中，需要大量外擴(kuò)存儲器的情況經(jīng)常遇到。例如，在數(shù)碼相機(jī)和攝像機(jī)中，為了將現(xiàn)場拍攝的諸多圖片或圖像暫存下來，需要將DSP處理后的數(shù)據(jù)轉(zhuǎn)移到外存中以備后用。從目前的存儲器市場看，SDRAM由于其性能價格比的優(yōu)勢，而被DSP開發(fā)者所青睞。DSP與SDRAM直接接口是不可能的。 FPGA（現(xiàn)場可編程門陣列）由于其具有使用靈活、執(zhí)行速度快、開發(fā)工具豐富的特點而越來越多地出現(xiàn)在現(xiàn)場電路設(shè)計中。本文用FPGA作為接口芯片，提供控制信號和定時信號，來實現(xiàn)DSP到SDRAM的數(shù)據(jù)存取。 1 SDRA
關(guān)鍵字： DSP FPGA SDRAM 單片機(jī) 嵌入式系統(tǒng) 存儲器

FPGA設(shè)計的四種常用思想與技巧

本文討論的四種常用FPGA/CPLD設(shè)計思想與技巧：乒乓操作、串并轉(zhuǎn)換、流水線操作、數(shù)據(jù)接口同步化，都是FPGA/CPLD...
關(guān)鍵字： CPLD ASIC 設(shè)計

基于DSP和FPGA的高精度數(shù)據(jù)采集卡設(shè)計

引言當(dāng)前，許多領(lǐng)域越來越多地要求具有高精度A/D轉(zhuǎn)換和實時處理功能。同時，市場對支持更復(fù)雜的顯示和通信接口的要求也在提高，如環(huán)境監(jiān)測、電表、醫(yī)療設(shè)備、便攜式數(shù)據(jù)采集以及工業(yè)傳感器和工業(yè)控制等。傳統(tǒng)設(shè)計方法是應(yīng)用MCU或DSP通過軟件控制數(shù)據(jù)采集的A/D轉(zhuǎn)換，這樣必將頻繁中斷系統(tǒng)的運行，從而減弱系統(tǒng)的數(shù)據(jù)運算能力，數(shù)據(jù)采集的速度也將受到限制。本文采用DSP+FPGA的方案，由硬件控制A/D轉(zhuǎn)換和數(shù)據(jù)存儲，最大限度地提高系統(tǒng)的信號采集和處理能力。系統(tǒng)結(jié)構(gòu) 整個采集卡包括信號調(diào)理、數(shù)據(jù)采集、數(shù)據(jù)
關(guān)鍵字： ADC DSP FPGA 單片機(jī) 嵌入式系統(tǒng) 數(shù)據(jù)采集

2006年11月8日，Xilinx和Altera發(fā)布65nm工藝的FPGA

　　Xilinx在5月16日發(fā)布了Virtex-5系列FPGA，可以提供330 000個邏輯單元和1200個用戶I/O，邏輯性能比上一代Virtex-4平均提高30%。　　Altera公司在11月8日正式發(fā)布65nm工藝的Stratix III系列FPGA。與Stratix II相比，Stratix III的功耗降低了50%，性能提高了25%，密度是其兩倍。在解決低功耗問題上，Stratix III FPGA采用了可編程功耗技術(shù)和可選內(nèi)核電壓技術(shù)。但目前只有Xilinx可以提供樣片，Altera將在2
關(guān)鍵字： Xilinx FPGA Virtex

Silicon Logic Engineering 新增高端FPGA 設(shè)計服務(wù)

SLE的服務(wù)，可協(xié)助客戶降低前期費用，縮短設(shè)計和開發(fā)時間致力于 “一次成功” 多元ASIC及ASIC系統(tǒng)設(shè)計的高端ASIC設(shè)計公司 Silicon Logic Engineering Inc. （SLE），在其提供的服務(wù)中新增高端FPGA設(shè)計服務(wù)。Silicon Logic Engineering是系統(tǒng)互連領(lǐng)域的領(lǐng)導(dǎo)廠商Tundra半導(dǎo)體公司（TSX代碼：TUN）旗下的設(shè)計服務(wù)分公司。技術(shù)產(chǎn)品公司可運
關(guān)鍵字： Engineering FPGA Logic Silicon 單片機(jī) 高端FPGA 嵌入式系統(tǒng) 設(shè)計服務(wù) 消費電子消費電子

基于CORDIC算法的32位浮點三角超越函數(shù)之正余弦函數(shù)的FPGA實現(xiàn)

摘要：本文在傳統(tǒng)CORDIC算法的基礎(chǔ)之上，通過增加迭代次數(shù)，對參數(shù)進(jìn)行了優(yōu)化篩選，提高了運算精度，使設(shè)計出的軟核能夠在精度要求較高的場合中運行，如實時語音、圖像信號處理、濾波技術(shù)等。輸出數(shù)據(jù)經(jīng)過IEEE-754標(biāo)準(zhǔn)化處理，能夠直接兼容大多數(shù)處理器，擴(kuò)展了其應(yīng)用范圍。最終在Altera公司NiosⅡ處理器中通過增加自定義指令的方式完成了硬件實現(xiàn)。關(guān)鍵詞： CORDIC；自定義指令；IEEE-754標(biāo)準(zhǔn)化處理引言浮點超越函數(shù)的應(yīng)用領(lǐng)域十分廣泛，涉及航空航天、機(jī)器人技術(shù)、實時語音、圖
關(guān)鍵字： 0610_A CORDIC FPGA IEEE-754標(biāo)準(zhǔn)化處理消費電子雜志_技術(shù)長廊自定義指令消費電子

65nm半導(dǎo)體工藝發(fā)展策略

摘要：本文研究Altera在65nm工藝上的工程策略，介紹公司如何為客戶降低生產(chǎn)和計劃風(fēng)險，并同時從根本上提高密度、性能，及降低成本和功耗。關(guān)鍵詞： 65nm；FPGA；功耗引言Altera在65nm半導(dǎo)體制造工藝上的發(fā)展策略是充分利用先進(jìn)的技術(shù)和方法，以最低的成本為客戶提供性能最好的器件，同時降低客戶風(fēng)險，保證產(chǎn)品盡快面市。Altera在130nm和90nm器件上的市場份額表明，有效控制高端半導(dǎo)體技術(shù)中存在的風(fēng)險，能夠提高FPGA體系結(jié)構(gòu)在市場上的受歡迎程度。因此，早自2003
關(guān)鍵字： 0610_A 65nm FPGA 單片機(jī) 功耗嵌入式系統(tǒng) 雜志_技術(shù)長廊

基于FPGA的線陣CCD數(shù)據(jù)采集系統(tǒng)

本文介紹了一種基于FPGA的線陣CCD數(shù)據(jù)采集系統(tǒng)的實現(xiàn)方法。
關(guān)鍵字： FPGA CCD 線陣數(shù)據(jù)采集系統(tǒng)

基于MCU CPLD變壓器測試系統(tǒng)的設(shè)計與實現(xiàn)

1 引言 BX型信號變壓器，BG型軌道變壓器和ZG型硅整流器作為鐵路信號電器設(shè)備的前端，其工作的穩(wěn)定性、準(zhǔn)確性直接關(guān)系到行車安全，變壓器的可靠檢測是嚴(yán)抓質(zhì)量的第一步，對于生產(chǎn)廠家而言，測試流程不允許抽樣，且測試結(jié)果應(yīng)留檔。本套測試系統(tǒng)用來測試鐵路變壓器的各種要求參數(shù)，包括原邊空載電流、次邊空載電壓、次邊帶載電壓電流，變壓器絕緣電阻、原邊電壓頻率，測量結(jié)果精度要求3%，測試系統(tǒng)分為上下位機(jī)兩大部分，下位機(jī)運用智能儀表的設(shè)計思想，在MCU和CPLD控制基礎(chǔ)上對各種要求測試參數(shù)分別進(jìn)行自動測試，上位機(jī)上采用
關(guān)鍵字： CPLD MCU 變壓器電源技術(shù) 模擬技術(shù)

DSP從容應(yīng)對FPGA挑戰(zhàn)

最近FPGA廠商在其產(chǎn)品中加入了更多的DSP功能，F(xiàn)PGA也可以實現(xiàn)以往由DSP來實現(xiàn)的標(biāo)準(zhǔn)和算法，在復(fù)雜的應(yīng)用中FPGA可以用作DSP的協(xié)處理器分擔(dān)DSP的處理任務(wù)，有些應(yīng)用FPGA甚至可以替代DSP。對這一趨勢，DSP廠商也持有自己的觀點和看法。TI半導(dǎo)體技術(shù)（上海）有限公司DSP業(yè)務(wù)發(fā)展經(jīng)理鄭小龍先生表示，F(xiàn)PGA屬于硬件可編程器件，而DSP是軟件可編程處理器，因此不難理解FPGA在發(fā)展中確實需要考慮增加軟件處理單元以增加實現(xiàn)一些算法標(biāo)準(zhǔn)的靈活性。當(dāng)然在一些復(fù)雜的應(yīng)用中DSP也確實需要增加一些處理單
關(guān)鍵字： FPGA

Flash 編程器的FPGA實現(xiàn)

1 引言閃速存儲器（FLASH Memory）以其集成度高、成本低、使用方便等許多優(yōu)點，廣泛應(yīng)用于通訊設(shè)備、辦公設(shè)備、家用電器、醫(yī)療設(shè)備等領(lǐng)域。利用其保存信息的非易失性和在線更新數(shù)據(jù)參數(shù)的特性，可將其作為具有一定靈活性的只讀存儲器（ROM）使用。現(xiàn)在的數(shù)字電路應(yīng)用系統(tǒng)設(shè)計中，經(jīng)常遇到大容量的數(shù)據(jù)存儲問題。Flash由于容量大、存儲速度快、體積小、功耗低等諸多優(yōu)點，而成為應(yīng)用系統(tǒng)中數(shù)據(jù)存儲器件的首選。由于在研制實時信號處理系統(tǒng)時，需要一塊大容量的Flash來存儲坐標(biāo)變換的數(shù)據(jù)作查找表，因此
關(guān)鍵字： Flash FPGA 編程消費電子消費電子