cpld/fpga 文章 進(jìn)入cpld/fpga技術(shù)社區(qū)
利用FPGA和新技術(shù),使LCD進(jìn)入HDTV市場
- 高清晰TV(HDTV)是液晶顯示(LCD)技術(shù)的最新應(yīng)用領(lǐng)域,它比標(biāo)準(zhǔn)LCD技術(shù)需要更高的分辨率,而數(shù)據(jù)速率和功耗也增加了。由于提高了數(shù)據(jù)速率,因此高速運動視頻需要專門的圖像處理算法。這些算法可以在現(xiàn)場可編程門陣列(FPGA)中實現(xiàn),將數(shù)字視頻信號正確的轉(zhuǎn)換、映射在顯示面板上。 LCD設(shè)計人員采用FPGA,可以靈活的重新配置圖像處理算法,在相同硬件平臺上,使所有產(chǎn)品中不同尺寸的LCD能夠適應(yīng)不斷增加的數(shù)據(jù)速率。特別是在數(shù)字消費類市場上,F(xiàn)PGA能夠為數(shù)字電視和顯示提供最有效的成本、性能和靈活性均衡方案。
- 關(guān)鍵字: FPGA 消費電子 液晶顯示 LCD 消費電子
在汽車娛樂電子中采用FPGA推動的參考設(shè)計
- 汽車娛樂電子推動了功能和容量的快速發(fā)展,促使設(shè)計人員在性能、成本和靈活性上做出綜合考慮。與其他汽車電子領(lǐng)域不同,多媒體圖形應(yīng)用高度可視化,其需求多變,在許多情況下甚至還沒有建立標(biāo)準(zhǔn)。汽車設(shè)計人員需要一個能夠提供最靈活、性能最佳而成本可控的解決方案??删幊踢壿?,特別是現(xiàn)場可編程門陣列(FPGA)便是這樣的解決方案。 在以前,專用集成電路(ASIC)能夠為制造商提供成本效益較好的芯片方案,因此,汽車圖形應(yīng)用在半導(dǎo)體方面一般選用ASIC。但是,ASIC開發(fā)成本不斷攀升,降低批量價格、快速面市的要求以及功能復(fù)雜
- 關(guān)鍵字: FPGA 汽車電子 汽車電子
原型驗證過程中的ASIC到FPGA的代碼轉(zhuǎn)換
- 在對ASIC設(shè)計進(jìn)行FPGA原型驗證時,由于物理結(jié)構(gòu)不同,ASIC的代碼必須進(jìn)行一定的轉(zhuǎn)換后才能作為FPGA的輸入 現(xiàn)代集成電路設(shè)計中,芯片的規(guī)模和復(fù)雜度正呈指數(shù)增加。尤其在ASIC設(shè)計流程中,驗證和調(diào)試所花的時間約占總工期的70%。為了縮短驗證周期,在傳統(tǒng)的仿真驗證的基礎(chǔ)上,涌現(xiàn)了許多新的驗證手段,如斷言驗證、覆蓋率驅(qū)動的驗證,以及廣泛應(yīng)用的基于現(xiàn)場可編程器件(FPGA)的原型驗證技術(shù)。 采用FPGA原型技術(shù)驗證ASIC設(shè)計,首先需要把ASIC設(shè)計轉(zhuǎn)化為FPGA設(shè)計。但ASIC是基于標(biāo)準(zhǔn)單元庫,F(xiàn)P
- 關(guān)鍵字: FPGA 單片機 嵌入式系統(tǒng)
ADPCM語音編解碼電路設(shè)計及FPGA實現(xiàn)
- 近年來,多媒體技術(shù)逐漸深入到人們的生活中。MP3播放器已經(jīng)成為流行的便攜式音頻播放設(shè)備,由于MP3編碼算法非常復(fù)雜,目前,一部分MP3播放器的錄音功能主要基于ADPCM算法和DSP來實現(xiàn)。本文闡述了ADPCM語音編解碼VLSI芯片的設(shè)計方法以及利用FPGA的硬件實現(xiàn)。 ADPCM算法及其編解碼器原理 ADPCM(Adaptive Differential Pulse Code Modulation,自適應(yīng)差分脈沖編碼調(diào)制)綜合了APCM的自適應(yīng)特性和DPCM系統(tǒng)的差分特性,是一種性能較好的波形編碼。它
- 關(guān)鍵字: FPGA 消費電子 消費電子
Actel低功耗的FPGA系列靜態(tài)功耗僅為5µW
- Actel 公司宣布推出業(yè)界最低功耗的現(xiàn)場可編程門陣列 (FPGA) -- IGLOO™ 系列。這個以 Flash 為基礎(chǔ)的產(chǎn)品系列的靜態(tài)功耗為5µW,是最接近競爭產(chǎn)品功耗的四分之一;與目前領(lǐng)先的PLD產(chǎn)品比較,更可延長便攜式應(yīng)用的電池壽命達(dá)5倍,因而奠定了低功耗的新標(biāo)準(zhǔn)。 由于便攜式產(chǎn)品的生命周期短及市場競爭激烈,設(shè)計人員必需不斷增加新的功能和復(fù)雜性,但卻不能耗用
- 關(guān)鍵字: Actel FPGA 單片機 靜態(tài)功耗 嵌入式系統(tǒng) 通訊 網(wǎng)絡(luò) 無線
XILINX宣布推出PLANAHEAD 8.2設(shè)計套件
- 進(jìn)一步擴展 65-NM VIRTEX-5 FPGA性能優(yōu)勢 新版軟件可提高性能、加快設(shè)計收斂速度并提供了更好的信號完整性分析能力 賽靈思公司(Xilinx, Inc. (NASDAQ:XLNX)宣布即日起推出PlanAhead™ 分層設(shè)計和分析軟件8.2版。新版軟件支持賽靈思公司最新的Virtex™-5 LX系列65nm FPGA器件。配合賽靈思公司的集成軟件環(huán)境(ISE͐
- 關(guān)鍵字: 65nm FPGA ISE PlanAhead Virtex-5 Xilinx 單片機 嵌入式系統(tǒng) 賽靈思 通訊 網(wǎng)絡(luò) 無線
DSP HPI口與PC104總線接口的FPGA設(shè)計
- 過對TI公司TMS320C5000系列DSP HPI總線和PC104總線時序的分析,以VHDL語言為工具,使用Altera的FPGA芯片EP1K50,設(shè)計完成PCI04總線和DSP HPI總線之間的通信接口,并在一款以TMS320VC5409DSP為數(shù)據(jù)采集處理器、研華嵌入式工控主板PCM-5825為系統(tǒng)主板組成的嵌入式數(shù)據(jù)采集系統(tǒng)申得到了運用;給出與整個接口設(shè)計相關(guān)的VHDL源代碼和在PCM-5825上驗證接口設(shè)計的X86匯編語言程序。
- 關(guān)鍵字: 接口 FPGA 設(shè)計 總線 PC104 HPI 口與 DSP
cpld/fpga介紹
您好,目前還沒有人創(chuàng)建詞條cpld/fpga!
歡迎您創(chuàng)建該詞條,闡述對cpld/fpga的理解,并與今后在此搜索cpld/fpga的朋友們分享。 創(chuàng)建詞條
歡迎您創(chuàng)建該詞條,闡述對cpld/fpga的理解,并與今后在此搜索cpld/fpga的朋友們分享。 創(chuàng)建詞條
關(guān)于我們 -
廣告服務(wù) -
企業(yè)會員服務(wù) -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案:1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案:1101082052 京公網(wǎng)安備11010802012473