首頁　 資訊　 商機 　 下載　 拆解 　 高校　 招聘 　 雜志　 會展　 EETV　 百科 　 問答　 電路圖　 工程師手冊 　 Datasheet　 100例 　 活動中心　 E周刊閱讀 　 樣片申請
EEPW首頁 >> 主題列表 >> dds+pll

基于PLL的時鐘恢復設計方案

  • 不管是放到測試設置中，還是作為被測設備的一部分，時鐘恢復都在進行準確的測試測量時發(fā)揮著重要作用。由于大多數(shù)千兆位通信系統(tǒng)都是同步系統(tǒng)，因此系統(tǒng)內部的數(shù)據(jù)都使用公共時鐘定時。不管是沿著幾英寸的電路板傳送
  • 關鍵字： PLL  時鐘恢復  設計方案    

良好電源設計有利于提升鎖相環(huán)性能

  • 摘要：鎖相環(huán)是現(xiàn)代通信系統(tǒng)的基本構建模塊，而電源噪聲越來越影響鎖相環(huán)性能。本文通過列舉多種電源管理電路設計的新方法，解析不同的設計對鎖相環(huán)性能產(chǎn)生的影響。
  • 關鍵字： VCO  PLL  201209  

基于FPGA的DDS基本信號發(fā)生器的設計

  • 摘要：本設計基于DDS原理和FPGA技術按照順序存儲方式，將對正弦波、方波、三角波、鋸齒波四種波形的取樣數(shù)據(jù)依次全部存儲在ROM波形表里，通過外接設備撥扭開關和鍵盤控制所需波形信號的輸出，最終將波形信息顯示在LC
  • 關鍵字： FPGA  DDS  信號發(fā)生器    

基于DDS+PLL技術的高頻時鐘發(fā)生器

  • 1引言高性能合成頻率廣泛應用在現(xiàn)代通信、雷達和電子測量等技術領域中。頻率合成方法主要有3種...
  • 關鍵字： DDS  PLL技術  高頻時鐘  

先進的DDS技術讓任意波形發(fā)生器實現(xiàn)“繪畫”功能

  • 1971年3月，美國學者J.Tierncy，C.M.Rader和B.Gold最先提出直接數(shù)字合成技術（DirectDigitalSynthesis），簡稱D...
  • 關鍵字： DDS  任意波形發(fā)生器  頻率合成  

簡述DDS原理及其基于FPGA的實現(xiàn)

  • DDS同 DSP（數(shù)字信號處理）一樣，是一項關鍵的數(shù)字化技術。DDS是直接數(shù)字式頻率合成器（Direct Digital Synthesizer）的英文縮寫。與傳統(tǒng)的頻率合成器相比，DDS具有低成本、低功耗、高分辨率和快速轉換時間等優(yōu)點，廣
  • 關鍵字： FPGA  DDS  原理    

頻譜分析儀的一些特別的用法總結

一種X波段頻率合成器的設計方案

  • 在非相參雷達測試系統(tǒng)中，頻率合成技術是其中的關鍵技術之一，它要求在一個很寬的頻率范圍內以快捷的速度，提供大...
  • 關鍵字： PLL  低相位噪聲  環(huán)路濾波器  

經(jīng)改造的DDS功能用作波特率發(fā)生器

  • 一般情況下，可以用一個現(xiàn)有的振蕩器，為一個UART產(chǎn)生一個波特率時鐘。振蕩器頻率必須作分頻，而分頻會帶來波...
  • 關鍵字： DDS  波特率發(fā)生器  示波器  

PLL時鐘發(fā)生器XC25BS7簡介

  • XC25BS7系列是內置分頻,倍頻電路,在整個頻率范圍內保持低消耗電流,具有超小型封裝的PLL時鐘發(fā)生器IC。輸...
  • 關鍵字： PLL  時鐘發(fā)生器  XC25BS7  

基于DDS的高速定時同步方法

  • 摘要：定時同步是高速數(shù)據(jù)傳輸?shù)年P鍵技術也是難點問題。在對鎖相環(huán)數(shù)字化設計、DDS原理結構和參數(shù)設計進行研究的基礎上，提出了一種基于DDS的高速定時同步方法，對該定時同步方法的原理結構框圖進行了詳細的論述，對
  • 關鍵字： 同步  方法  定時  高速  DDS  基于  

采用CSMC工藝的零延時緩沖器的PLL設計

  • 1 引言　　本文在傳統(tǒng)鎖相環(huán)結構的基礎上進行改進，設計了一款用于多路輸出時鐘緩沖器中的鎖相環(huán)，其主 要結構包括分頻器、鑒頻鑒相器(PFD)、電荷泵、環(huán)路濾波器和壓控振蕩器(VCO)。在鑒相器前采用預 分頻結構減小時
  • 關鍵字： CSMC  PLL  工藝  零延時    

ADI推出業(yè)界性能最高的PLL頻率合成器

  • 　　新款ADF4159上的鑒頻鑒相器最高工作頻率可達110MHz，功耗低于100mW;內置高分辨率25位小數(shù)N分頻模數(shù)和片內FMCW斜坡發(fā)生功能 　　全球領先的高性能信號處理解決方案供應商ADI最近推出業(yè)界性能最高的ADF415913GHzPLL頻率合成器。ADF4159實現(xiàn)了突破性的110MHz鑒頻鑒相器工作頻率，同時功耗低于100mW，僅為競爭解決方案的五分之一。此外，ADF4159包含25位固定模數(shù)和產(chǎn)生高線性斜坡曲線的片內功能，使其非常適合頻率調制連續(xù)波(FMCW)雷達應用，包括汽車雷達系統(tǒng)、微
  • 關鍵字： ADI  頻率合成器  PLL  
共391條 11/27 |‹ « 9 10 11 12 13 14 15 16 17 18 » ›|
關于我們 - 廣告服務 - 企業(yè)會員服務 - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473