dsp＋fpga 文章進(jìn)入dsp＋fpga技術(shù)社區(qū)

基于DSP和FPGA的機(jī)器視覺(jué)系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)

　　本文將機(jī)器視覺(jué)與網(wǎng)絡(luò)技術(shù)相結(jié)合，使用TI公司新近推出的6000系列DSPsTMS320DM642為核心，應(yīng)用ALTERA公司的FPGA，用其實(shí)現(xiàn)圖像預(yù)處理，減輕了DSPs的負(fù)擔(dān)。應(yīng)用網(wǎng)絡(luò)技術(shù)實(shí)現(xiàn)圖像傳輸?！　?、引言　　機(jī)器視覺(jué)自起步發(fā)展到現(xiàn)在，已有15年的發(fā)展歷史。應(yīng)該說(shuō)機(jī)器視覺(jué)作為一種應(yīng)用系統(tǒng)，其功能特點(diǎn)是隨著工業(yè)自動(dòng)化的發(fā)展而逐漸完善和發(fā)展的?！　∧壳?，國(guó)際上視覺(jué)系統(tǒng)的應(yīng)用方興未艾，1998年的市場(chǎng)規(guī)模為46億美元。在國(guó)外，機(jī)器視覺(jué)的應(yīng)用普及主要體現(xiàn)在半導(dǎo)體及電子行業(yè)，其中大概 40%
關(guān)鍵字： DSP FPGA

再續(xù)FPGA初心，京微齊力脫胎京微雅格重新起航

　　新的一年開(kāi)啟新的希望，新的空白承載新的夢(mèng)想。這是年初一集微網(wǎng)給讀者們拜年時(shí)寫(xiě)的寄語(yǔ)。在中國(guó)農(nóng)歷新年開(kāi)年之際，半導(dǎo)體產(chǎn)業(yè)里也迎來(lái)了許多新的起點(diǎn)。例如長(zhǎng)江存儲(chǔ)在與蘋(píng)果就采購(gòu)前者的Nand閃存芯片一事談判，又例如前京微雅格副總裁王海力堅(jiān)守18個(gè)月后的二次創(chuàng)業(yè)。　　2005年年底，即將從清華大學(xué)計(jì)算機(jī)專(zhuān)業(yè)博士畢業(yè)的王海力加入了一家新成立的中外合資公司——雅格羅技，開(kāi)始了國(guó)產(chǎn)FPGA芯片研發(fā)。2010年在北京市政府相關(guān)引導(dǎo)資金支持下，該公司也轉(zhuǎn)換身份并更名為“京微雅格&r
關(guān)鍵字：京微雅格 FPGA

FPGA重點(diǎn)知識(shí)13條，助你構(gòu)建完整“邏輯觀”之三

　　10、FPGA的時(shí)序基礎(chǔ)理論　　我們的分析從下圖開(kāi)始，下圖是常用的靜態(tài)分析結(jié)構(gòu)圖，一開(kāi)始看不懂公式不要緊，因?yàn)槲視?huì)在后面給以非常簡(jiǎn)單的解釋?zhuān)骸　∵@兩個(gè)公式是一個(gè)非常全面的，準(zhǔn)確的關(guān)于建立時(shí)間和保持時(shí)間的公式。其中Tperiod為時(shí)鐘周期;Tcko為D觸發(fā)器開(kāi)始采樣瞬間到D觸發(fā)器采樣的數(shù)據(jù)開(kāi)始輸出的時(shí)間;Tlogic為中間的組合邏輯的延時(shí);Tnet為走線(xiàn)的延時(shí);Tsetup為D觸發(fā)器的建立時(shí)間;Tclk_skew為時(shí)鐘偏移，偏移的原因是因?yàn)闀r(shí)鐘到達(dá)前后兩個(gè)D觸發(fā)器的路線(xiàn)不是一樣長(zhǎng)。　　這里我們來(lái)做如下轉(zhuǎn)
關(guān)鍵字： FPGA 時(shí)序

FPGA重點(diǎn)知識(shí)13條，助你構(gòu)建完整“邏輯觀”之二

　　8、FPGA時(shí)鐘系統(tǒng)　　1. FPGA的全局時(shí)鐘是什么?　　FPGA的全局時(shí)鐘應(yīng)該是從晶振分出來(lái)的，最原始的頻率。其他需要的各種頻率都是在這個(gè)基礎(chǔ)上利用PLL或者其他分頻手段得到的。　　2. 全局時(shí)鐘和BUFG:　　BUFG，輸入為固定管腳，輸出為H型全銅全局高速網(wǎng)絡(luò)，這樣抖動(dòng)和到任意觸發(fā)器的延時(shí)差最小，這個(gè)也就是FPGA做同步設(shè)計(jì)可以不需要做后仿真的原因。　　全局時(shí)鐘：今天我們從另一個(gè)角度來(lái)看一下時(shí)鐘的概念：時(shí)鐘是D觸發(fā)器的重要組成部分，一個(gè)有效邊沿使得D觸發(fā)器進(jìn)行一次工作。而更多的時(shí)候，D觸發(fā)器保
關(guān)鍵字： FPGA 時(shí)鐘

FPGA重點(diǎn)知識(shí)13條，助你構(gòu)建完整“邏輯觀”之一

　　1、查找表LUT和編程方式　　第一部分：查找表LUT　　FPGA是在PAL、GAL、EPLD、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為ASIC領(lǐng)域中的一種半定制電路而出現(xiàn)的，即解決了定制電路的不足，又克服了原有可編程器件門(mén)電路有限的缺點(diǎn)。　　由于FPGA需要被反復(fù)燒寫(xiě)，它實(shí)現(xiàn)組合邏輯的基本結(jié)構(gòu)不可能像ASIC那樣通過(guò)固定的與非門(mén)來(lái)完成，而只能采用一種易于反復(fù)配置的結(jié)構(gòu)。查找表可以很好地滿(mǎn)足這一要求，目前主流FPGA都采用了基于SRAM工藝的查找表結(jié)構(gòu)，也有一些軍品和宇航級(jí)FPGA采用
關(guān)鍵字： FPGA CPLD

eFPGA or FPGA SoC，誰(shuí)將引領(lǐng)下一代可編程硬件潮流？

　　eFPGA：冉冉升起的新星,eFPGA即嵌入式FPGA(embedded FPGA)，是近期興起的新型電路IP。　　隨著摩爾定律越來(lái)越接近瓶頸，制造ASIC芯片的成本越來(lái)越高。因此，設(shè)計(jì)者會(huì)希望ASIC能實(shí)現(xiàn)一定的可配置性，同時(shí)又不影響性能。在希望能做成可配置的模塊中，負(fù)責(zé)與其他芯片或者總線(xiàn)通信的接口單元又首當(dāng)其沖。在芯片中，模塊間的通信往往使用簡(jiǎn)單的并行接口或者配合簡(jiǎn)單的時(shí)序邏輯，但是在芯片間通信時(shí)為了保證可靠性，必須通過(guò)一系列握手(handshake)協(xié)議來(lái)完成通信接口。設(shè)計(jì)者往往希望自己的SoC
關(guān)鍵字： eFPGA FPGA

世強(qiáng)代理國(guó)內(nèi)唯一可批量供貨的32位工業(yè)控制DSP供應(yīng)商進(jìn)芯電子

　　近期，進(jìn)芯電子與全球先進(jìn)電子元件分銷(xiāo)商世強(qiáng)簽訂分銷(xiāo)協(xié)議，后者正式代理包括集成電路芯片、電路模塊、嵌入式電子系統(tǒng)的硬件和軟件等在內(nèi)的進(jìn)芯電子全線(xiàn)產(chǎn)品?！　?jù)悉，世強(qiáng)作為全球先進(jìn)的元件分銷(xiāo)商，目前已經(jīng)代理了如SILICON LABS、RENESAS、ROGERS、MELEXIS、EPSON等近百家歐、美、日頂尖半導(dǎo)體企業(yè)的產(chǎn)品，特別是2016年1月，上線(xiàn)了線(xiàn)上服務(wù)平臺(tái)——世強(qiáng)元件電商，走上了全面互聯(lián)網(wǎng)化的道路，進(jìn)一步為中國(guó)數(shù)萬(wàn)企業(yè)提供技術(shù)支持、元件供應(yīng)等創(chuàng)新服務(wù)，獲得了業(yè)界一致好評(píng)?！　《M(jìn)芯
關(guān)鍵字：世強(qiáng) DSP

單片機(jī)大師郭天祥的大學(xué)六年，看看與你的有何不同？

　　在哈爾濱工程大學(xué)五年，我在學(xué)校電子創(chuàng)新實(shí)驗(yàn)室呆了四年，這四年里創(chuàng)新實(shí)驗(yàn)室給我提供了良好的學(xué)習(xí)環(huán)境和完善的實(shí)驗(yàn)設(shè)備;在這里與眾多電子愛(ài)好者的交流中，使我學(xué)到了更多的專(zhuān)業(yè)知識(shí);在學(xué)校老師們的教導(dǎo)下，讓我學(xué)會(huì)了如何做一名合格的大學(xué)生。因此，在這里我要感謝哈爾濱工程大學(xué)的歷任領(lǐng)導(dǎo)，我今天成績(jī)的取得得益于他們不斷完善的教育體制;衷心地感謝曾經(jīng)教導(dǎo)過(guò)我的刁鳴教授、付永慶教授、王松武教授，沒(méi)有他們對(duì)我的培養(yǎng)，也就沒(méi)有我的今天。同時(shí)我也希望能有更多的電子愛(ài)好者加入創(chuàng)新實(shí)驗(yàn)室，在完善自我的同時(shí)，在電子行業(yè)做出更突出的業(yè)
關(guān)鍵字： 51 DSP

CPU、MCU、FPGA、SoC這些芯片究竟是啥？漲盡姿勢(shì)

　　目前世界上有兩種文明，一種是人類(lèi)社會(huì)組成的的碳基文明，一種是各種芯片組成的硅基文明——因?yàn)閹缀跛械男酒际且詥尉Ч铻樵现谱鞯模酒到y(tǒng)的總數(shù)比人類(lèi)的數(shù)量還多出數(shù)十上百倍。芯片大家族里面也分各種不同類(lèi)型的芯片，從古老的用電子管堆出來(lái)的成噸的邏輯門(mén)到現(xiàn)在的超級(jí)數(shù)據(jù)中心，電子技術(shù)的發(fā)展走過(guò)了一代又一代，到了今天，各種芯片更是百花齊放，芯片廠商百家爭(zhēng)鳴。　　　　可是，這么多芯片，按照功能分類(lèi)，有專(zhuān)門(mén)用于計(jì)算的、有專(zhuān)門(mén)用于控制的、有專(zhuān)門(mén)用于存儲(chǔ)的&hell
關(guān)鍵字： FPGA SoC

使用ECP5?FPGA解決網(wǎng)絡(luò)邊緣智能、視覺(jué)和互連應(yīng)用設(shè)計(jì)挑戰(zhàn)

　　引言　　隨著傳感器、低成本攝像頭和顯示屏在當(dāng)今嵌入式設(shè)計(jì)中的使用量飛速增長(zhǎng)，市場(chǎng)上出現(xiàn)了許多激動(dòng)人心的全新智能和視覺(jué)應(yīng)用。與此同時(shí)，嵌入式視覺(jué)應(yīng)用的爆炸式發(fā)展也讓設(shè)計(jì)工程師對(duì)處理資源需求有了一個(gè)新的認(rèn)識(shí)。包含豐富數(shù)據(jù)的全新視頻應(yīng)用促使設(shè)計(jì)工程師重新考慮到底采用哪種器件，是專(zhuān)用應(yīng)用處理器(AP)、ASIC還是ASSP?然而，在某些情況下，在現(xiàn)有應(yīng)用處理器、ASIC或ASSP方面的大量軟件投入以及全新器件的高啟動(dòng)成本已然成為上述應(yīng)用更新迭代的阻礙。這一次，擺在眼前的問(wèn)題推動(dòng)設(shè)計(jì)工程師尋求一種協(xié)處理解決方案
關(guān)鍵字： FPGA 萊迪思

基于嵌入式SoC芯片S698-T的飛參采集器設(shè)計(jì)

　韓?俊　(珠海歐比特宇航科技股份有限公司?廣東?珠海?519080)????????隨著我國(guó)航空業(yè)的發(fā)展，我國(guó)自主設(shè)計(jì)的飛機(jī)越來(lái)越多的飛行在天空中，為了記錄監(jiān)控飛機(jī)飛行過(guò)程中，飛機(jī)各種設(shè)備的參數(shù)，就需要飛行參數(shù)記錄儀器進(jìn)行實(shí)時(shí)記錄。而飛機(jī)上設(shè)備種類(lèi)、接口類(lèi)型、信號(hào)種類(lèi)都比較多，而為了滿(mǎn)足多種飛機(jī)型號(hào)的需求，就需要將飛行參數(shù)采集器設(shè)備的尺寸做的比較小，使得大飛機(jī)和小飛機(jī)都能夠使用?！　?/li>
關(guān)鍵字： SoC FPGA

基于FPGA的卷積層并行加速方案

　　卷積神經(jīng)網(wǎng)絡(luò)(Convolutional?Neural?Networks)是一種主要應(yīng)用于圖像處理領(lǐng)域的人工智能算法。尤其是在計(jì)算機(jī)視覺(jué)領(lǐng)域，CNN在包括識(shí)別(recognition)、檢測(cè)(detection)、分割(segmentation)等很多任務(wù)中占主流地位。　　卷積神經(jīng)網(wǎng)絡(luò)的基本元素：卷積層(convolutional?layer)、池化層(pooling)、激活函數(shù)(activation)、全連接層(fully-connected?layer)。卷
關(guān)鍵字： FPGA CNN

靜態(tài)哈夫曼編碼的快速硬件實(shí)現(xiàn)

　王朝馳?李成澤?史傲凱?李靖　　電子科技大學(xué)(四川?成都?610054)　　第一屆(2016-2017)全國(guó)大學(xué)生集成電路創(chuàng)新創(chuàng)業(yè)大賽全國(guó)總決賽FPGA設(shè)計(jì)方向二等獎(jiǎng)本文所提出的方案的主要功能是連續(xù)接收256個(gè)0~9之間的任意數(shù)值，針對(duì)這256個(gè)數(shù)據(jù)完成輸入數(shù)據(jù)元素的哈夫曼編碼，最后先輸出0~9元素對(duì)應(yīng)的編碼，再按照輸入數(shù)據(jù)順序輸出各數(shù)據(jù)對(duì)應(yīng)的哈夫曼編碼?！　??系統(tǒng)設(shè)計(jì)方案　　哈夫曼編碼的基本思想是將出現(xiàn)概率較大的數(shù)據(jù)用較短的編碼表示，而將出
關(guān)鍵字：哈夫曼編碼 FPGA

智能工業(yè)物聯(lián)網(wǎng)邊緣 (Edge)平臺(tái)的關(guān)鍵屬性（上）

　　1?IT-OT?融合方法　　工業(yè)物聯(lián)網(wǎng)?(IIoT)?指涉及邊緣設(shè)備、云應(yīng)用、傳感器、算法、安全性、保密性、大量協(xié)議庫(kù)、人機(jī)界面?(HMI)?及其它必須互操作元素的多維度緊密耦合的系統(tǒng)鏈。一些人將?IIoT?愿景描述為運(yùn)營(yíng)技術(shù)?(OT)?與信息技術(shù)?(IT)?的融合，但實(shí)際上目標(biāo)更為深遠(yuǎn)。OT?應(yīng)用的時(shí)間敏感性和?IT?應(yīng)用的數(shù)據(jù)密集性要求所有這些元素融
關(guān)鍵字：工業(yè)物聯(lián)網(wǎng) FPGA

采用FPGA的以太網(wǎng)應(yīng)用

　　以太網(wǎng)連接的日益普及和不斷增加的降成本壓力，是不可阻擋的兩大網(wǎng)絡(luò)趨勢(shì)。由于網(wǎng)絡(luò)和物聯(lián)網(wǎng)(IoT)不斷擴(kuò)張，使得以太網(wǎng)端口的性能持續(xù)增加，并且應(yīng)用于更廣泛的各種產(chǎn)品。網(wǎng)絡(luò)運(yùn)營(yíng)商面臨兩個(gè)巨大壓力，首先是要大幅降低資本支出(CAPEX/OPEX)，同時(shí)要提供更快性能以支持消費(fèi)者應(yīng)用，如4?K視頻和無(wú)處不在的云連接。為了幫助架構(gòu)師滿(mǎn)足這些市場(chǎng)需求，我們需要重新定義中端密度FPGA特性：低成本、低功耗，并且可以滿(mǎn)足通訊應(yīng)用中以太網(wǎng)互聯(lián)的性能要求?！　∵@些新市場(chǎng)向設(shè)計(jì)以太網(wǎng)通信設(shè)備的供應(yīng)商提出了重大的挑
關(guān)鍵字： FPGA 以太網(wǎng)