首頁　 資訊　 商機(jī) 　 下載　 拆解 　 高校　 招聘 　 雜志　 會展　 EETV　 百科 　 問答　 電路圖　 工程師手冊 　 Datasheet　 100例 　 活動中心　 E周刊閱讀 　 樣片申請
EEPW首頁 >> 主題列表 >> fpga-ask

如何擴(kuò)展 FPGA 的工作溫度范圍

  • 如何擴(kuò)展 FPGA 的工作溫度范圍-　　任何電子器件的使用壽命均取決于其工作溫度。在較高溫度下器件會加快老化，使用壽命會縮短。但某些應(yīng)用要求電子產(chǎn)品工作在器件最大額定工作結(jié)溫下。以石油天然氣產(chǎn)業(yè)為例來說明這個(gè)問題以及解決方案。
  • 關(guān)鍵字： 賽靈思  XA6SLX45  FPGA  

如何使用FPGA加速機(jī)器學(xué)習(xí)算法

  • 如何使用FPGA加速機(jī)器學(xué)習(xí)算法-　　當(dāng)前，AI因?yàn)槠銫NN（卷積神經(jīng)網(wǎng)絡(luò)）算法出色的表現(xiàn)在圖像識別領(lǐng)域占有舉足輕重的地位?；镜腃NN算法需要大量的計(jì)算和數(shù)據(jù)重用，非常適合使用FPGA來實(shí)現(xiàn)。上個(gè)月，Ralph Wittig（Xilinx CTO Office的卓越工程師）在2016年OpenPower峰會上發(fā)表了約20分鐘時(shí)長的演講并討論了包括清華大學(xué)在內(nèi)的中國各大學(xué)研究CNN的一些成果。
  • 關(guān)鍵字： FPGA  GPU  AuvizDNN  

FPGA實(shí)戰(zhàn)開發(fā)技巧（6）

  • FPGA實(shí)戰(zhàn)開發(fā)技巧（6）-時(shí)序性能是FPGA 設(shè)計(jì)最重要的指標(biāo)之一。造成時(shí)序性能差的根本原因有很多，但其直接原因可分為三類：布局較差、邏輯級數(shù)過多以及信號扇出過高。
  • 關(guān)鍵字： FPGA  時(shí)序性能  

FPGA實(shí)戰(zhàn)開發(fā)技巧（7）

  • FPGA實(shí)戰(zhàn)開發(fā)技巧（7）-通常我們會為工程添加UCF 約束指定時(shí)序要求和管腳約束。但是UCF 約束是給MAP，PAR 等實(shí)現(xiàn)使用的，綜合工具XST 并不能感知系統(tǒng)的時(shí)序要求。而為XST 添加XCF 約束卻是使實(shí)現(xiàn)結(jié)果擁有最高頻率的關(guān)鍵。
  • 關(guān)鍵字： FPGA  XCF  UCF  

利用FPGA的自身特性實(shí)現(xiàn)隨機(jī)數(shù)發(fā)生器

  • 利用FPGA的自身特性實(shí)現(xiàn)隨機(jī)數(shù)發(fā)生器-本文主要介紹利用FPGA的自身的特性實(shí)現(xiàn)隨機(jī)數(shù)發(fā)生器，在Virtex-II Pro開發(fā)板上用ChipScope觀察隨機(jī)數(shù)序列，以及在PCIe4Base（基于Virtex-4 FPGA）上實(shí)現(xiàn)。
  • 關(guān)鍵字： fpga  

談?wù)勅绾卫肍PGA開發(fā)板進(jìn)行ASIC原型開發(fā)

  • 談?wù)勅绾卫肍PGA開發(fā)板進(jìn)行ASIC原型開發(fā)-ASIC設(shè)計(jì)在尺寸和復(fù)雜性上不斷增加，現(xiàn)代FPGA的容量和性能的新進(jìn)展意味著這些設(shè)計(jì)中的2/3能夠使用單個(gè)FPGA進(jìn)行建模。
  • 關(guān)鍵字： FPGA  ASIC  

FPGA實(shí)戰(zhàn)開發(fā)技巧（5）

  • FPGA實(shí)戰(zhàn)開發(fā)技巧（5）-一般來講，添加約束的原則為先附加全局約束，再補(bǔ)充局部約束，而且局部約束比較寬松。其目的是在可能的地方盡量放松約束，提高布線成功概率，減少ISE 布局布線時(shí)間。典型的全局約束包括周期約束和偏移約束。
  • 關(guān)鍵字： FPGA  周期約束  

FPGA實(shí)戰(zhàn)開發(fā)技巧（4）

  • FPGA實(shí)戰(zhàn)開發(fā)技巧（4）-在代碼編寫完畢后，需要借助于測試平臺來驗(yàn)證所設(shè)計(jì)的模塊是否滿足要求。ISE 提供了兩種測試平臺的建立方法，一種是使用HDL Bencher 的圖形化波形編輯功能編寫，另一種就是利用HDL 語言，相對于前者使用簡單、功能強(qiáng)大。
  • 關(guān)鍵字： FPGA  ISE  

FPGA實(shí)戰(zhàn)開發(fā)技巧（3）

  • FPGA實(shí)戰(zhàn)開發(fā)技巧（3）-所謂綜合，就是將HDL語言、原理圖等設(shè)計(jì)輸入翻譯成由與、或、非門和RAM、觸發(fā)器等基本邏輯單元的邏輯連接( 網(wǎng)表)，并根據(jù)目標(biāo)和要求( 約束條件) 優(yōu)化所生成的邏輯連接，生成EDF 文件。XST 內(nèi)嵌在ISE 3 以后的版本中，并且在不斷完善。
  • 關(guān)鍵字： FPGA  賽靈思  

FPGA電路必須遵循的原則和技巧

  • FPGA電路必須遵循的原則和技巧-在調(diào)試FPGA電路時(shí)要遵循必須的原則和技巧，才能降低調(diào)試時(shí)間，防止誤操作損壞電路。通常情況下，能夠參考以下步驟執(zhí)行 FPGA硬件系統(tǒng)的調(diào)試。
  • 關(guān)鍵字： FPGA  

寫verilog代碼要有硬件的概念

  • 寫verilog代碼要有硬件的概念-因?yàn)閂erilog是一種硬件描述語言，所以在寫Verilog語言時(shí)，首先要有所要寫的module在硬件上如何實(shí)現(xiàn)的概念，而不是去想編譯器如何去解釋這個(gè)module
  • 關(guān)鍵字： verilog  FPGA  

學(xué)好FPGA應(yīng)該要具備的知識

  • 學(xué)好FPGA應(yīng)該要具備的知識-閱讀本文的人群：熟悉數(shù)字電路基本知識（如加法器、計(jì)數(shù)器、RAM等），熟悉基本的同步電路設(shè)計(jì)方法，熟悉HDL語言，對FPGA的結(jié)構(gòu)有所了解，對FPGA設(shè)計(jì)流程比較了解。
  • 關(guān)鍵字： FPGA  同步電路  

解密業(yè)界首款16nm產(chǎn)品核心技術(shù)

  • 解密業(yè)界首款16nm產(chǎn)品核心技術(shù)-以賽靈思 20nm UltraScale 系列的成功為基礎(chǔ)，賽靈思現(xiàn)又推出了全新的 16nm UltraScale+ 系列 FPGA、3D IC 和 MPSoC，憑借新型存儲器、3D-on-3D 和多處理SoC（MPSoC）技術(shù)，再次領(lǐng)先一代提供了遙遙領(lǐng)先的價(jià)值優(yōu)勢。
  • 關(guān)鍵字： 賽靈思  FPGA  16nm制程  

FPGA實(shí)戰(zhàn)開發(fā)技巧（13）

  • FPGA實(shí)戰(zhàn)開發(fā)技巧（13）-基于IP的設(shè)計(jì)已成為目前FPGA設(shè)計(jì)的主流方法之一，本章首先給出IP的定義，然后以FFT IP核為例，介紹賽靈思IP核的應(yīng)用。
  • 關(guān)鍵字： FPGA  賽靈思  IP核  

FPGA實(shí)戰(zhàn)開發(fā)技巧（12）

  • FPGA實(shí)戰(zhàn)開發(fā)技巧（12）-在大規(guī)模設(shè)計(jì)的調(diào)試應(yīng)該按照和設(shè)計(jì)理念相反的順序，從底層測試，主要依靠ChipScope Pro 工具。下面主要介紹ChipScope Pro、FPGA Editor 組件的使用方法。
  • 關(guān)鍵字： FPGA  Xilinx  
共6376條 48/426 |‹ « 46 47 48 49 50 51 52 53 54 55 » ›|

fpga-ask介紹

您好，目前還沒有人創(chuàng)建詞條fpga-ask!
歡迎您創(chuàng)建該詞條，闡述對fpga-ask的理解，并與今后在此搜索fpga-ask的朋友們分享。    創(chuàng)建詞條

熱門主題

樹莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473