首頁(yè)  資訊  商機(jī)   下載  拆解   高校  招聘   雜志  會(huì)展  EETV  百科   問(wèn)答  電路圖  工程師手冊(cè)   Datasheet  100例   活動(dòng)中心  E周刊閱讀   樣片申請(qǐng)
EEPW首頁(yè) >> 主題列表 >> fpga-nios

智能醫(yī)療成風(fēng)口 IC設(shè)計(jì)企業(yè)如何站位?

  •   市場(chǎng)研究機(jī)構(gòu)ICInsights最新報(bào)告稱(chēng),中國(guó)IC設(shè)計(jì)企業(yè)在2014年全球前五十無(wú)晶圓廠IC供應(yīng)商排行榜上占據(jù)9個(gè)席位。這9家廠商包括海思、展訊、大唐微、南瑞智芯、華大、中興、瑞芯微、銳迪科、全志。而2009年只有1家企業(yè)入圍,這表明中國(guó)無(wú)晶圓廠IC產(chǎn)業(yè)確實(shí)成長(zhǎng)顯著。   然而,上述9家入圍企業(yè)中,有5家都聚焦于目前最熱門(mén)的智能手機(jī)市場(chǎng)。當(dāng)然,這些年智能手機(jī)終端產(chǎn)業(yè)確實(shí)增長(zhǎng)迅速,也為中國(guó)IC設(shè)計(jì)提供了發(fā)展空間和機(jī)遇。但我國(guó)擁有的是全球最大的信息消費(fèi)市場(chǎng),每年進(jìn)口集成電路產(chǎn)品超過(guò)2000億美元,對(duì)I
  • 關(guān)鍵字: 海思  展訊  FPGA  

FPGA時(shí)序約束的6種方法

  •   對(duì)自己的設(shè)計(jì)的實(shí)現(xiàn)方式越了解,對(duì)自己的設(shè)計(jì)的時(shí)序要求越了解,對(duì)目標(biāo)器件的資源分布和結(jié)構(gòu)越了解,對(duì)EDA工具執(zhí)行約束的效果越了解,那么對(duì)設(shè)計(jì)的時(shí)序約束目標(biāo)就會(huì)越清晰,相應(yīng)地,設(shè)計(jì)的時(shí)序收斂過(guò)程就會(huì)更可控。   下文總結(jié)了幾種進(jìn)行時(shí)序約束的方法。按照從易到難的順序排列如下:   0.核心頻率約束   這是最基本的,所以標(biāo)號(hào)為0.   1.核心頻率約束+時(shí)序例外約束   時(shí)序例外約束包括FalsePath、MulticyclePath、MaxDelay、MinDelay.但這還不是最完整的時(shí)序約束
  • 關(guān)鍵字: FPGA  時(shí)序約束  

零基礎(chǔ)學(xué)FPGA(九)牛刀小試——串行口通信電路設(shè)計(jì)

  •   以前在學(xué)單片機(jī)的時(shí)候,覺(jué)得串口通信其實(shí)很簡(jiǎn)單,只要一個(gè)指令數(shù)據(jù)就能輕易的接收或者發(fā)送。前幾天試著用FPGA實(shí)現(xiàn),發(fā)現(xiàn)里面的學(xué)問(wèn)還不少,并沒(méi)有想象的那么簡(jiǎn)單。當(dāng)然代碼肯定是參考別人的,不過(guò)我還是認(rèn)真研究了整段代碼的,下面的程序就是我在看懂了別人代碼后自己敲的,花了也不少時(shí)間,理解的也差不多,下面我就在這里給那些和我一樣的初學(xué)者介紹一下吧,解釋的不對(duì)的地方還望各位大神指正,大家好一起學(xué)習(xí)~   1、頂層模塊   寫(xiě)程序都一樣,不能多有的程序都寫(xiě)在一個(gè)模塊里,那樣看起來(lái)很麻煩,出了錯(cuò)誤也不好維護(hù),對(duì)于一
  • 關(guān)鍵字: FPGA  狀態(tài)機(jī)  

【從零開(kāi)始走進(jìn)FPGA】路在何方——Verilog快速入門(mén)

  •   一、關(guān)于HDL   1. HDL簡(jiǎn)介   HDL : Hardware Discription Language 硬件描述語(yǔ)言,即描述FPGA/CPLD內(nèi)部邏輯門(mén)的工作狀態(tài),來(lái)實(shí)現(xiàn)一定電路。   隨著EDA技術(shù)的發(fā)展,使用硬件語(yǔ)言設(shè)計(jì)PLD/FPGA成為一種趨勢(shì)。目前硬件描述語(yǔ)言有VHDL、Verilog、Superlog、System C、Cynlib C++、C Level等。 各種語(yǔ)言有各種優(yōu)勢(shì),根據(jù)業(yè)界應(yīng)用而定。   2. VHDL和Verilog區(qū)別   在業(yè)界,VHDL和Veri
  • 關(guān)鍵字: FPGA  Verilog  

不同的verilog代碼風(fēng)格看RTL視圖之一

  •   剛開(kāi)始玩CPLD/FPGA開(kāi)發(fā)板的時(shí)候使用的一塊基于EPM240T100的板子,alter的這塊芯片雖說(shuō)功耗小體積小,但是資源還是很小的,你寫(xiě)點(diǎn)稍微復(fù)雜的程序,如果不注意coding style,很容易就溢出了。當(dāng)時(shí)做一個(gè)三位數(shù)的解碼基本就讓我苦死了,對(duì)coding style的重要性也算是有一個(gè)比較深刻的認(rèn)識(shí)了。   后來(lái)因?yàn)橐恢痹谕鎥ilinx的spartan3 xc3s400,這塊芯片資源相當(dāng)豐富,甚至于我在它里面緩存了一幀640*480*3/8BYTE的數(shù)據(jù)都沒(méi)有問(wèn)題(VGA顯示用)。而最近
  • 關(guān)鍵字: FPGA  verilog  RTL  

解讀verilog代碼的一點(diǎn)經(jīng)驗(yàn)

  •   學(xué)習(xí)FPGA其實(shí)也不算久,開(kāi)始的時(shí)候參考別人的代碼并不多,大多是自己寫(xiě)的,那時(shí)候做時(shí)序邏輯多一些。參加了中嵌的培訓(xùn)班,一個(gè)多月的時(shí)間在熟悉ISE軟件的使用以及verilog語(yǔ)法方面下了苦功,也參考了不少書(shū),算是為自己打下了比較好的基礎(chǔ)。因?yàn)槟菚r(shí)候培訓(xùn)的方向是軟件無(wú)線電方面的,所以做了很多有關(guān)的模塊程序,之前的日志里也發(fā)表了很多,關(guān)鍵是一個(gè)興趣,感覺(jué)仿真后看到自己的一個(gè)個(gè)算法思想得到實(shí)現(xiàn)真有成就感。后來(lái)停了一段時(shí)間,因?yàn)閷?shí)在沒(méi)有比較有意思的活干了。   直到前段時(shí)間開(kāi)始使用SP306的開(kāi)發(fā)板,然后會(huì)參
  • 關(guān)鍵字: FPGA  verilog  

CPLD對(duì)FPGA從并快速加載的解決方案

  •   現(xiàn)場(chǎng)可編程門(mén)陣列(FPGA)作為專(zhuān)用集成電路(ASIC)領(lǐng)域的一種半定制電路,可以根據(jù)設(shè)計(jì)的需要靈活實(shí)現(xiàn)各種接口或者總線的輸出,在設(shè)備端的通信產(chǎn)品中已得到越來(lái)越廣泛的使用。FPGA是基于靜態(tài)隨機(jī)存儲(chǔ)器(SRAM)結(jié)構(gòu)的,斷電后程序丟失后的每次上電都需要重新加載程序。且隨著FPGA規(guī)模的升級(jí),加載程序的容量也越來(lái)越大,如Xilinx公司的Spartan - 6系列中的6SLX150T,其加載容量最大可以達(dá)到4.125 MB.   1 FPGA常用配置方式   FPGA的配置數(shù)據(jù)通常存放在系統(tǒng)中的存儲(chǔ)
  • 關(guān)鍵字: CPLD  FPGA  modelsim   

FPGA電源設(shè)計(jì)適合并行工程嗎?

  •   如果設(shè)計(jì)師可以在開(kāi)發(fā)過(guò)程早期就滿足基于FPGA的設(shè)計(jì),提出的功耗要求和約束條件,那么在系統(tǒng)的最終實(shí)現(xiàn)階段就能形成極具競(jìng)爭(zhēng)力的優(yōu)勢(shì)。然而,根據(jù)整個(gè)技術(shù)文獻(xiàn)中這種自我暗示式的反復(fù)禱告,今天基于FPGA的系統(tǒng)中還有什么會(huì)使得完全遵循這個(gè)建議變得不切實(shí)際或過(guò)于困難呢?盡管能夠使用各種開(kāi)發(fā)工具,如專(zhuān)門(mén)針對(duì)FPGA項(xiàng)目開(kāi)發(fā)的早期功耗預(yù)估器和功耗分析器,但對(duì)電源設(shè)計(jì)師來(lái)說(shuō),在設(shè)計(jì)過(guò)程早期就考慮最壞情況而不是最佳情況的電源系統(tǒng)是有好處的,因?yàn)樵谠S多方面仍有太多的不確定性,比如在硬件設(shè)計(jì)完成和功耗可以測(cè)量之前,靜態(tài)小電
  • 關(guān)鍵字: FPGA  電源設(shè)計(jì)  

基于單片機(jī)和FPGA設(shè)計(jì)的程控濾波器

  •   以單片機(jī)和可編程邏輯器件(FPGA)為控制核心,設(shè)計(jì)了一個(gè)程控濾波器,實(shí)現(xiàn)了小信號(hào)程控放大、程控調(diào)整濾波器截止頻率和幅頻特性測(cè)試的功能。其中放大模塊由可變?cè)鲆娣糯笃鰽D603實(shí)現(xiàn),最大增益60dB,10dB步進(jìn)可調(diào),增益誤差小于1%.程控濾波模塊由MAX297低通濾波、TLC1068高通濾波及橢圓低通濾波器構(gòu)成,濾波模式用模擬開(kāi)關(guān)選擇。本系統(tǒng)程控調(diào)整有源濾波的-3dB截止頻率,使其在1~30kHz范圍內(nèi)可調(diào),誤差小于1.5%.此外,采用有效值采樣芯片AD637及12位并行A/D轉(zhuǎn)換器MAX120實(shí)現(xiàn)了
  • 關(guān)鍵字: 單片機(jī)  FPGA  AD637  

AMD嵌入式Radeon GPU加速醫(yī)療成像效能

  •   AMD宣布其嵌入式 Radeon HD 7850 GPU 協(xié)助Analogic公司旗下 BK Ultrasound 醫(yī)用超音波產(chǎn)品的超音波系統(tǒng) bk3000 發(fā)揮卓越應(yīng)用效能。新款 BK Ultrasound 醫(yī)用超音波 bk3000 搭載AMD嵌入式 Radeon 繪圖技術(shù),可望使成像及系統(tǒng)效能到全新境界。   AMD嵌入式 Radeon HD 7850 GPU 采用AMD屢屢獲獎(jiǎng)的次世代繪圖核心(GCN)架構(gòu)為基礎(chǔ),帶動(dòng)各種嵌入式應(yīng)用在視覺(jué)與平行處理功能提升。除了超音波外, GPGPU 的其他應(yīng)
  • 關(guān)鍵字: AMD嵌  Radeon GPU  FPGA  

美高森美宣布成功完成9項(xiàng)NIST加密算法驗(yàn)證程序認(rèn)證

  •   致力于在電源、安全、可靠和性能方面提供差異化半導(dǎo)體技術(shù)方案的領(lǐng)先供應(yīng)商美高森美公司(Microsemi Corporation) 宣布完成9項(xiàng)全新的美國(guó)國(guó)家標(biāo)準(zhǔn)與技術(shù)研究所(National Institute of Standards and Technology, NIST)加密算法驗(yàn)證程序(CAVP)認(rèn)證。   美高森美SmartFusion®2 SoC FPGA和 IGLOO®2 FPGA通過(guò)的認(rèn)證項(xiàng)目包括NIST “Suite B”中的AES加密/解
  • 關(guān)鍵字: 美高森美  NIST  FPGA  

基于FPGA的圖像傳感器驅(qū)動(dòng)設(shè)計(jì)

  •   汽車(chē)在給人們生活帶來(lái)便利的同時(shí)也帶來(lái)了交通事故。其中超速行駛是造成交通事故的重要隱患之一。據(jù)研究表明,目前針對(duì)車(chē)輛超速行駛情況的道路抓拍系統(tǒng)中所使用的圖像傳感器大多為小面陣器件,普遍為100萬(wàn)~200萬(wàn)像素,從而導(dǎo)致抓拍圖像的像素比較低、能夠同時(shí)抓拍的車(chē)道數(shù)較少等等問(wèn)題。面對(duì)這一系列問(wèn)題,大面陣的圖像傳感器便逐漸成了人們關(guān)注的熱點(diǎn)。在設(shè)計(jì)過(guò)程中,分析了具有500萬(wàn)像素的CMOS圖像傳感器MT9P401的工作模式,選用QuartusⅡ做為開(kāi)發(fā)工具,使用Verilog HDL語(yǔ)言對(duì)驅(qū)動(dòng)電路設(shè)計(jì)方案進(jìn)行了硬
  • 關(guān)鍵字: FPGA  圖像傳感器  

基于FPGA的雙圖像傳感器設(shè)計(jì)方案

  •   當(dāng)人們考慮有兩個(gè)圖像傳感器的應(yīng)用時(shí),首先很可能想到的是一個(gè)三維攝相機(jī)。不過(guò),也有許多設(shè)計(jì)可以通過(guò)使用來(lái)自兩個(gè)圖像傳感器的數(shù)據(jù)進(jìn)行改善;一個(gè)例子是汽車(chē)司機(jī)錄像機(jī)(CDR)的黑盒子,這通常是安裝在后視鏡附近,擁有兩個(gè)攝像機(jī)(圖1)。一個(gè)攝像機(jī)朝向擋風(fēng)玻璃,而另一個(gè)攝像機(jī)指向司機(jī)。在本地的存儲(chǔ)器芯片中存儲(chǔ)攝像機(jī)的視頻,如果有意外事故或疑問(wèn),可以進(jìn)行檢索。   基于FPGA的雙圖像傳感器設(shè)計(jì)方案.pdf
  • 關(guān)鍵字: FPGA  圖像傳感器  

【從零開(kāi)始走進(jìn)FPGA】隨心所欲——DIY 系統(tǒng)板

  •   就算你代碼再怎么牛逼,硬件描述語(yǔ)言再怎么熟練,沒(méi)有認(rèn)知FPGA的工作原理,一切都是浮云。因此,在真正開(kāi)始實(shí)戰(zhàn)演練之前,Bingo將首先介紹FPGA最小工作配置要求,以及一些基本的外設(shè),并通過(guò)DIY CPLD/FPGA系統(tǒng)板案例的分析講解,用淺顯易懂的語(yǔ)言,讓初學(xué)者深刻認(rèn)識(shí)CPLD/FPGA的工作原理,能夠有一個(gè)更深刻的軟硬件思維。   一、Altium Designer 09 winter 軟件介紹        Layout的軟件有很多,包括Altium Designer、P
  • 關(guān)鍵字: FPGA  CPLD  DIY   

零基礎(chǔ)學(xué)FPGA(八)手把手解析時(shí)序邏輯乘法器代碼

  •   上次看了一下關(guān)于乘法器的Verilog代碼,有幾個(gè)地方一直很迷惑,相信很多初學(xué)者看這段代碼一定跟我當(dāng)初一樣,看得一頭霧水,在網(wǎng)上也有一些網(wǎng)友提問(wèn),說(shuō)這段代碼不好理解,今天小墨同學(xué)就和大家一起來(lái)看一下這段代碼,我會(huì)親自在草稿紙上演算,盡量把過(guò)程寫(xiě)的詳細(xì)些,讓更多的人了解乘法器的設(shè)計(jì)思路。   下面是一段16位乘法器的代碼,大家可以先瀏覽一下,之后我再做詳細(xì)解釋   module mux16(   clk,rst_n,   start,ain,bin,yout,done   );   inpu
  • 關(guān)鍵字: FPGA  Verilog  時(shí)序邏輯  
共6484條 134/433 |‹ « 132 133 134 135 136 137 138 139 140 141 » ›|

fpga-nios介紹

您好,目前還沒(méi)有人創(chuàng)建詞條fpga-nios!
歡迎您創(chuàng)建該詞條,闡述對(duì)fpga-nios的理解,并與今后在此搜索fpga-nios的朋友們分享。    創(chuàng)建詞條

熱門(mén)主題

樹(shù)莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì)員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢有限公司
備案 京ICP備12027778號(hào)-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473