首頁　 資訊　 商機(jī) 　 下載　 拆解 　 高校　 招聘 　 雜志　 會(huì)展　 EETV　 百科 　 問答　 電路圖　 工程師手冊(cè) 　 Datasheet　 100例 　 活動(dòng)中心　 E周刊閱讀 　 樣片申請(qǐng)
EEPW首頁 >> 主題列表 >> fpga-nios

基于FPGA的信號(hào)發(fā)生器設(shè)計(jì)

  • 基于FPGA的信號(hào)發(fā)生器設(shè)計(jì),以FPGA 芯片為載體， 通過QuartusII 的LPM_ROM 模塊和VHDL 語言為核心設(shè)計(jì)一個(gè)多功能信號(hào)發(fā)生器，根據(jù)輸入信號(hào)的選擇可以輸出遞增鋸齒波、遞減鋸齒波、三角波、階梯波和方波等5 種信號(hào)，通過QuartusII 軟件進(jìn)行波形仿
  • 關(guān)鍵字： 設(shè)計(jì)  信號(hào)發(fā)生器  FPGA  基于  

LabVIEW FPGA模塊實(shí)現(xiàn)FIFO深度設(shè)定

  • 為了解決基于LabVIEWFPGA模塊的DMAFIFO深度設(shè)定不當(dāng)帶來的數(shù)據(jù)不連續(xù)問題，結(jié)合LabVIEWFPGA的編程特點(diǎn)和DMA FIFO的工作原理，提出了一種設(shè)定FIFO深度的方法。對(duì)FIFO不同深度的實(shí)驗(yàn)表明，采用該方法設(shè)定的FIFO深度能夠
  • 關(guān)鍵字： LabVIEW  FPGA  FIFO  模塊    

FPGA與GPS_OEM板的UART設(shè)計(jì)

  • 本文提出了一種基于FPGA的嵌入式UART模塊化設(shè)計(jì)方法，通過UART實(shí)現(xiàn)了FPGA與GPS_OEM板之間的數(shù)據(jù)通信。基于VHDL語言，通過有限狀態(tài)機(jī)，將UART模塊集成到FPGA上，給出了系統(tǒng)的功能仿真結(jié)果，驗(yàn)證了系統(tǒng)設(shè)計(jì)的正確性，增強(qiáng)了設(shè)計(jì)的靈活性。
  • 關(guān)鍵字： FPGA  UART  201109  

基于MCU+FPGA的航空總線接口板測試平臺(tái)設(shè)計(jì)

  • 設(shè)計(jì)的航空總線接口板測試平臺(tái)滿足通用設(shè)備CAN總線、RS485差分電平異步總線及LVDS差分電平異步總線數(shù)據(jù)傳輸要求。通過對(duì)各模塊功能分析，在仿真軟件中通過功能仿真驗(yàn)證，并在工程應(yīng)用中得到驗(yàn)證。此設(shè)計(jì)通過RS232接口連接上位機(jī)實(shí)現(xiàn)數(shù)據(jù)收發(fā)，并能對(duì)CAN總線及高速異步總線參數(shù)進(jìn)行動(dòng)態(tài)配置。
  • 關(guān)鍵字： CAN  FPGA  MCU  201109  

LEON2應(yīng)用于DCPU的FPGA仿真

  • LEON2應(yīng)用于DCPU的FPGA仿真,近年來，隨著數(shù)字多媒體業(yè)務(wù)和Internet網(wǎng)絡(luò)的迅速發(fā)展，新型數(shù)字機(jī)頂盒可以有效利用我國巨大的有線電視網(wǎng)絡(luò)資源，完成視頻點(diǎn)播、數(shù)字電視的接收及接入Internet等綜合業(yè)務(wù)功能?！?br />
    1 數(shù)字機(jī)頂盒總體設(shè)計(jì)方案　
  • 關(guān)鍵字： 仿真  FPGA  DCPU  應(yīng)用  LEON2  

FPGA低功耗設(shè)計(jì)的小提示

  • FPGA的功耗高度依賴于用戶的設(shè)計(jì)，沒有哪種單一的方法能夠?qū)崿F(xiàn)這種功耗的降低，如同其它多數(shù)事物一樣，降低功耗的...
  • 關(guān)鍵字： 低功耗  FPGA  

基于FPGA原型設(shè)計(jì) 能為您做些什么？

  • 作為基于FPGA原型方法的擁護(hù)者，有人可能會(huì)認(rèn)為我們只片面地看到了這種方法的優(yōu)點(diǎn)，而對(duì)其缺陷視而不見。但那...
  • 關(guān)鍵字： FPGA  原型設(shè)計(jì)  

DSP和FPGA構(gòu)成的感應(yīng)發(fā)電機(jī)勵(lì)磁控制系統(tǒng)

利用FPGA的DSP功能提高圖像處理的實(shí)例

  • intevac是商用和軍用市場光學(xué)產(chǎn)品的前沿開發(fā)商。本文介紹該公司nightvista嵌入式電子系統(tǒng)的開發(fā)，該產(chǎn)品是高...
  • 關(guān)鍵字： 可配置軟核處理器  FPGA  DSP  

AMD延攬Paul Struhsaker掌商用企業(yè)部門兵符

  • 　　AMD(AMD-US)日前宣布，原任產(chǎn)品事業(yè)群總經(jīng)理Rick Bergman已離開AMD，其職缺將由AMD總裁暨執(zhí)行長Rory Read暫代其職位，同時(shí)AMD也宣布延攬前Comcast資深副總裁Paul Struhsaker，擔(dān)任AMD全球副總裁暨商用企業(yè)部門總經(jīng)理，帶領(lǐng)新成立的商用企業(yè)部門(Commercial Business Division)。 　
  • 關(guān)鍵字： AMD  FPGA  

基于FPGA的視頻應(yīng)用OSD設(shè)計(jì)

  • 基于FPGA的視頻應(yīng)用OSD設(shè)計(jì),近年來，數(shù)字視頻監(jiān)控系統(tǒng)在銀行、高速公路、樓宇等各個(gè)領(lǐng)域取得了廣泛的應(yīng)用。在數(shù)字視頻監(jiān)控系統(tǒng)中，OSD(On Screen Display)技術(shù)是不可或缺的部分。OSD為用戶提供友好的人機(jī)界面，能夠使用戶獲得更多的附加信息。系
  • 關(guān)鍵字： OSD  設(shè)計(jì)  應(yīng)用  視頻  FPGA  基于  

基于FPGA的時(shí)鐘設(shè)計(jì)

  • 基于FPGA的時(shí)鐘設(shè)計(jì),對(duì)于一個(gè)設(shè)計(jì)項(xiàng)目來說，全局時(shí)鐘是最簡單和最可預(yù)測的時(shí)鐘。在PLD／FPGA設(shè)計(jì)中最好的時(shí)鐘方案是由專用的全局時(shí)鐘輸入引腳驅(qū)動(dòng)的單個(gè)主時(shí)鐘去鐘控設(shè)計(jì)項(xiàng)目中的每一個(gè)觸發(fā)器。只要可能就應(yīng)盡量在設(shè)計(jì)項(xiàng)目中采用全局時(shí)鐘
  • 關(guān)鍵字： 設(shè)計(jì)  時(shí)鐘  FPGA  基于  

FPGA 設(shè)計(jì)當(dāng)中的功耗問題

  • 隨著FPGA的密度越來越高，設(shè)計(jì)者們正在節(jié)能降耗方面取得越來越多的進(jìn)展。出現(xiàn)降低功耗這一趨勢的另一個(gè)原因是...
  • 關(guān)鍵字： FPGA  

FPGA 時(shí)序收斂

  • 您編寫的代碼是不是雖然在仿真器中表現(xiàn)正常，但是在現(xiàn)場卻斷斷續(xù)續(xù)出錯(cuò)？要不然就是有可能在您使用更高版本的工...
  • 關(guān)鍵字： FPGA  

采用FPGA實(shí)現(xiàn) DisplayPort

共6484條 259/433 |‹ « 257 258 259 260 261 262 263 264 265 266 » ›|

fpga-nios介紹

您好，目前還沒有人創(chuàng)建詞條fpga-nios!
歡迎您創(chuàng)建該詞條，闡述對(duì)fpga-nios的理解，并與今后在此搜索fpga-nios的朋友們分享。    創(chuàng)建詞條

熱門主題

樹莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì)員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
備案 京ICP備12027778號(hào)-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473