fpga 文章進(jìn)入fpga技術(shù)社區(qū)

利用基于SystemC/TLM的方法學(xué)進(jìn)行IP開發(fā)和FPGA建模

隨著系統(tǒng)級芯片技術(shù)的出現(xiàn)，設(shè)計規(guī)模正變得越來越大，因而變得非常復(fù)雜，同時上市時間也變得更加苛刻。通常RTL已經(jīng)不足以擔(dān)當(dāng)這一新的角色。上述這些因素正驅(qū)使設(shè)計師開發(fā)新的方法學(xué)，用于復(fù)雜IP(硬件和軟件)以及復(fù)雜
關(guān)鍵字： SystemC FPGA TLM IP開發(fā)

基于FPGA的可層疊組合式SoC原型系統(tǒng)設(shè)計

為解決單片F(xiàn)PGA無法滿足復(fù)雜SoC原型驗(yàn)證所需邏輯資源的問題，設(shè)計了一種可層疊組合式超大規(guī)模SoC驗(yàn)證系統(tǒng)。該系統(tǒng)采用了模塊化設(shè)計，通過互補(bǔ)連接器和JTAG控制電路，支持最多5個原型模塊的層疊組合,最多可提供2 500萬門邏輯資源。經(jīng)本系統(tǒng)驗(yàn)證的地面數(shù)字電視多媒體廣播基帶調(diào)制芯片(BHDTMBT1006)已成功流片。
關(guān)鍵字： FPGA SoC 層疊組合式

對FPGA中SPI復(fù)用配置的編程方法的研究

SPI(SerialPeripheralInteRFace，串行外圍設(shè)備接口)是一種高速、全雙工、同步的通信總線，在芯片的引腳上...
關(guān)鍵字： FPGA SPI 復(fù)用配置存儲器

用FPGA動態(tài)探頭與數(shù)字VSA對DSP設(shè)計實(shí)時分析

用FPGA動態(tài)探頭與數(shù)字VSA對DSP設(shè)計實(shí)時分析,　　隨著 FPGA 在數(shù)字通信設(shè)計領(lǐng)域（蜂窩基站、衛(wèi)星通信和雷達(dá)）的高性能信號處理電路中成為可行的選擇,分析和調(diào)試工具必須包括能幫助您在最短時間內(nèi)得到電路最佳性能的新技術(shù)?！　‰m然現(xiàn)在已經(jīng)有多種連接仿真與射頻
關(guān)鍵字：設(shè)計實(shí)時分析 DSP VSA 動態(tài) 探頭數(shù)字 FPGA

一種出租車計價器的FPGA設(shè)計方案及應(yīng)用

O引言FPGA(FieldProgrammableGateArray，現(xiàn)場可編程門陣列)是一種高密度可編程邏輯器件，它支持...
關(guān)鍵字： FPGA Max+Plus 出租車計價器

采用中檔FPGA設(shè)計面向PCI Express系統(tǒng)的解決方案

本文將探討PCI標(biāo)準(zhǔn)的局限性，以及下一代PCI Express是如何以節(jié)約成本的方式得以實(shí)現(xiàn)的。
關(guān)鍵字： Express FPGA PCI 系統(tǒng)

FPGA的時鐘頻率同步原理研究與設(shè)計實(shí)現(xiàn)

引言網(wǎng)絡(luò)化運(yùn)動控制是未來運(yùn)動控制的發(fā)展趨勢，隨著高速加工技術(shù)的發(fā)展，對網(wǎng)絡(luò)節(jié)點(diǎn)間的時間同步精度...
關(guān)鍵字： FPGA 時鐘頻率同步

基于FPGA的PCB測試機(jī)硬件電路設(shè)計研究

引言PCB光板測試機(jī)基本的測試原理是歐姆定律，其測試方法是將待測試點(diǎn)間加一定的測試電壓，用譯碼電...
關(guān)鍵字： FPGA PCB測試機(jī)

基于0.13微米CMOS工藝下平臺式FPGA中可重構(gòu)RAM模塊的一種設(shè)計方法

基于0.13微米CMOS工藝下平臺式FPGA中可重構(gòu)RAM模塊的一種設(shè)計方法,1. 引言

對于需要大的片上存儲器的各種不同的應(yīng)用，F(xiàn)PGA 需要提供可重構(gòu)且可串聯(lián)的存儲器陣列。通過不同的配置選擇，嵌入式存儲器陣列可以被合并從而達(dá)到位寬或字深的擴(kuò)展并且可以作為單端口，雙端口
關(guān)鍵字： RAM 重構(gòu) 模塊設(shè)計方法 FPGA 平臺 0.13 微米 CMOS 工藝

出租車計價器的FPGA設(shè)計

O 引言
FPGA(Field Programmable Gate Array，現(xiàn)場可編程門陣列)是一種高密度可編程邏輯器件，它支持系統(tǒng)可編程，通過寫入不同的配置數(shù)據(jù)就可以實(shí)現(xiàn)不同的邏輯功能。使用FPGA來設(shè)計電子系統(tǒng)，具有設(shè)計周期短
關(guān)鍵字： FPGA 出租車計價器

基于FPGA的高斯白噪聲發(fā)生器設(shè)計

0 引言
現(xiàn)代通訊電子設(shè)備的抗干擾測試已經(jīng)成為必須的測試項(xiàng)目，主要的干擾類型為噪聲干擾。在通信信道測試和電子對抗領(lǐng)域里，噪聲始終是最基本、最常用的干擾源之一。如何產(chǎn)生穩(wěn)定和精確的噪聲信號已經(jīng)成為一
關(guān)鍵字： FPGA 高斯白噪聲發(fā)生器

MPEG-2復(fù)用器PSI信息分析部分的FPGA實(shí)現(xiàn)

復(fù)用器是數(shù)字電視前端平臺的關(guān)鍵設(shè)備，它的主要功能是完成對輸入多路傳輸流(Transport Stream，TS)的復(fù)用工作，它的性能穩(wěn)定性直接影響前端平臺的運(yùn)行。而復(fù)用器對傳輸流中節(jié)目特殊信息(Program Spe-cial Info
關(guān)鍵字： MPEG FPGA PSI 復(fù)用器

FPGA中SPI復(fù)用配置的編程方法

FPGA中SPI復(fù)用配置的編程方法, SPI(Serial Peripheral Interface，串行外圍設(shè)備接口)是一種高速、全雙工、同步的通信總線，在芯片的引腳上只占用4根線，不僅節(jié)約了芯片的引腳，同時在PCB的布局上還節(jié)省空間。正是出于這種簡單、易用的特性，
關(guān)鍵字：編程方法配置復(fù)用 SPI FPGA

FPGA的時鐘頻率同步設(shè)計

FPGA的時鐘頻率同步設(shè)計,引言
網(wǎng)絡(luò)化運(yùn)動控制是未來運(yùn)動控制的發(fā)展趨勢，隨著高速加工技術(shù)的發(fā)展，對網(wǎng)絡(luò)節(jié)點(diǎn)間的時間同步精度提出了更高的要求。如造紙機(jī)械，運(yùn)行速度為1 500～1 800m／min，同步運(yùn)行的電機(jī)之間1μs的時間同步誤差將
關(guān)鍵字：設(shè)計同步頻率時鐘 FPGA

FPGA單芯片四核二乘二取二的安全系統(tǒng)

FPGA單芯片四核二乘二取二的安全系統(tǒng),引言
二乘二取二系統(tǒng)的兩套計算機(jī)系統(tǒng)各有兩個CPU，并且所有結(jié)構(gòu)和配件完全相同。兩套系統(tǒng)之間采取雙機(jī)熱備份，大幅提高了系統(tǒng)可靠性，在一些領(lǐng)域得到了廣泛應(yīng)用。基于二乘二取二容錯結(jié)構(gòu)的計算機(jī)聯(lián)鎖系統(tǒng)在國
關(guān)鍵字：系統(tǒng) 安全單芯片 FPGA

共6376條 333/426 |‹ « 331 332 333 334 335 336 337 338 339 340 » ›|

fpga介紹

FPGA是英文Field－Programmable Gate Array的縮寫，即現(xiàn)場可編程門陣列，它是在PAL、GAL、EPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專用集成電路（ASIC）領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門電路數(shù)有限的缺點(diǎn)。 FPGA采用了邏輯單元陣列LCA（Logic Cell Array）這樣一個新概念，內(nèi)部包括可 [ 查看詳細(xì) ]