fpga 文章進(jìn)入fpga技術(shù)社區(qū)

高速FPGA系統(tǒng)的信號(hào)完整性測(cè)試和分析

1. 引言隨著FPGA的設(shè)計(jì)速度和容量的明顯增長，當(dāng)前流行的FPGA芯片都提供高速總線，例如DDR內(nèi)存總線，PCI-X總線、SPI總線；針對(duì)超高速的數(shù)據(jù)傳輸，F(xiàn)PGA通過集成SerDes提供高速串行IO，支持各種諸如PCI-E、
關(guān)鍵字： FPGA 系統(tǒng) 測(cè)試分析

基于FPGA技術(shù)實(shí)現(xiàn)與PC串行通信

摘要：本文主要介紹了基于FPGA技術(shù)實(shí)現(xiàn)與PC串行通信的過程，給出了各個(gè)模塊的具體實(shí)現(xiàn)方法，分析了實(shí)現(xiàn)結(jié)果，驗(yàn)證了串行通信的正確性。引言串行通信即串行數(shù)據(jù)傳輸，實(shí)現(xiàn)FPGA與PC的串行通信在實(shí)際中，特
關(guān)鍵字： FPGA 技術(shù)實(shí)現(xiàn) 串行通信

使用 FPGA 控制 VGA 顯示

顯示器因?yàn)槠漭敵鲂畔⒘看?，輸出形式多樣等特點(diǎn)已經(jīng)成為現(xiàn)在大多數(shù)設(shè)計(jì)的常用輸出設(shè)備。在 FPGA 的設(shè)計(jì)中可以使用很少的資源，就產(chǎn)生 VGA 各種控制信號(hào)。這個(gè)示例在 RHicSP2200B FPGA 開發(fā)板/學(xué)習(xí)板上使用
關(guān)鍵字： FPGA VGA

用低成本FPGA解決高速存儲(chǔ)器接口挑戰(zhàn)

由于線路速率繼續(xù)增長，DDR SDRAM在網(wǎng)絡(luò)應(yīng)用中正在被廣泛地采用。不斷增加的系統(tǒng)帶寬要求正在推動(dòng)存儲(chǔ)器接口速度提高，而成本仍不斷壓低。LatticeEC FPGA系列的專門而靈活的DDR能力使設(shè)計(jì)者擁有滿足下一代存儲(chǔ)器
關(guān)鍵字： FPGA 高速存儲(chǔ) 接口

09 Globalpress電子峰會(huì)：引領(lǐng)市場(chǎng)復(fù)蘇的熱點(diǎn)技術(shù)

　　前言：3、4月正直春暖花開的時(shí)候，只是今年3月的Globalpress 電子峰會(huì)在低迷經(jīng)濟(jì)的籠罩下，與往年相比冷清了不少。不到30家的芯片設(shè)計(jì)公司和嵌入式軟件和EDA公司，縮短為3天的日程，都能讓所有參加的記者編輯透過峰會(huì)感受到美國半導(dǎo)體產(chǎn)業(yè)的陣陣寒意。不過，在萎靡不振的態(tài)勢(shì)下我們依然能看到許多技術(shù)亮點(diǎn)，而那些能堅(jiān)持甚至振奮的公司更值得花寫筆墨去介紹。本文將對(duì)本屆峰會(huì)上的熱點(diǎn)技術(shù)和公司逐一掃描，通過這些硅谷公司的動(dòng)態(tài)了解半導(dǎo)體行業(yè)的下一波的發(fā)展方向，畢竟四季總是在交替，半導(dǎo)體產(chǎn)業(yè)的周期也總是在輪回。
關(guān)鍵字： xilinx FPGA ASIC 200905

基于FPGA的音頻編解碼芯片接口設(shè)計(jì)

摘要：24位立體聲音頻編解碼芯片WM8731因其高性能、低功耗等優(yōu)點(diǎn)在很多音頻產(chǎn)品中得到了廣泛應(yīng)用。介紹了其基于FPGA的接口電路的設(shè)計(jì)，包括芯片配置模塊與音頻數(shù)據(jù)接口模塊等，使得控制器只通過寄存器就可以方便地對(duì)
關(guān)鍵字： FPGA 音頻編解碼芯片接口設(shè)計(jì)

OFDM水聲通信系統(tǒng)定時(shí)同步的FPGA實(shí)現(xiàn)

結(jié)合水聲信道和線性調(diào)頻(LFM)信號(hào)的特點(diǎn)，采用LFM信號(hào)作為OFDM水聲通信系統(tǒng)的定時(shí)同步信號(hào)。介紹LFM信號(hào)的產(chǎn)生和檢測(cè)原理，并在FPGA上實(shí)現(xiàn)了LFM定時(shí)同步信號(hào)的產(chǎn)生和同步信號(hào)的檢測(cè)。通過實(shí)驗(yàn)室水池實(shí)驗(yàn)。驗(yàn)證了該方案的可行性。
關(guān)鍵字： OFDM FPGA 水聲通信定時(shí)同步

多路同步串口的FPGA傳輸實(shí)現(xiàn)

為適應(yīng)多路數(shù)據(jù)接收的需要，設(shè)計(jì)了一種基于FPGA的多路同步串行數(shù)據(jù)采集及發(fā)送系統(tǒng)。詳細(xì)討論了FPGA數(shù)據(jù)采集部分及發(fā)送部分的控制邏輯;FPGA與DSP的通訊，F(xiàn)PGA與ARM的通訊的設(shè)計(jì)和實(shí)現(xiàn)。本系統(tǒng)已成功用硬件實(shí)現(xiàn)，其性能和指標(biāo)均達(dá)到應(yīng)用要求。
關(guān)鍵字： ARM FPGA DSP 多路同步串口差分去噪 200905

基于可編程邏輯的便攜式設(shè)備多節(jié)鋰電池管理

關(guān)鍵字：鋰聚合物電池 FPGA 便攜式

賽靈思新版視頻入門套件加快視頻開發(fā)速度

新版XtremeDSP 視頻入門套件(Video Starter Kit)Spartan-3A DSP FPGA Edition 2為復(fù)雜的高清晰系統(tǒng)提供了高性能開發(fā)平臺(tái)。
關(guān)鍵字： xilinx FPGA XtremeDSP Spartan-3A 200905

Altera開始發(fā)售Arria II GX器件

　　面向3-Gbps應(yīng)用提供獨(dú)特的低功耗、低成本和高性能FPGA解決方案，Altera公司今天宣布，開始發(fā)售Arria® II GX器件——第三系列40-nm FPGA產(chǎn)品。集成了收發(fā)器的Arria II GX系列結(jié)合Stratix® IV GX和Stratix IV GT FPGA以及HardCopy® IV GX ASIC，進(jìn)一步拓展了業(yè)界最全面的收發(fā)器FPGA和ASIC系列產(chǎn)品解決方案。　　Arria II GX FPGA是3-Gbps收發(fā)器應(yīng)
關(guān)鍵字： Altera FPGA ASIC

基于DSP和FPGA的嵌入式同步控制器實(shí)現(xiàn)

基于DSP和FPGA的嵌入式同步控制器實(shí)現(xiàn),摘要：針對(duì)印染設(shè)備多單元同步控制中動(dòng)態(tài)性和穩(wěn)定性的問題，提出一種基于DSP和FPGA的嵌入式同步控制器設(shè)計(jì)方案。DSP作為運(yùn)算控制的核心，負(fù)責(zé)控制算法的實(shí)現(xiàn)；FPGA作為數(shù)據(jù)采集模塊的核心，負(fù)責(zé)數(shù)據(jù)采集的實(shí)現(xiàn)。該系
關(guān)鍵字：控制器實(shí)現(xiàn) 同步嵌入式 DSP FPGA 基于

借助創(chuàng)新電子設(shè)計(jì)平臺(tái)實(shí)現(xiàn)FPGA嵌入式系統(tǒng)設(shè)計(jì)

FPGA問世已經(jīng)超過20年，現(xiàn)在FPGA在復(fù)雜邏輯電路以及數(shù)字信號(hào)處理領(lǐng)域中扮演著越來越重要的角色，SoC以其低功耗、高性能、低成本、高可靠性等優(yōu)點(diǎn)成為嵌入式系統(tǒng)的發(fā)展趨勢(shì)。不過，對(duì)于很多設(shè)計(jì)者來講這還是“新
關(guān)鍵字： FPGA 創(chuàng)新電子設(shè)計(jì)平臺(tái)

PCB上FPGA的同步開關(guān)噪聲分析

如今CMOS技術(shù)讓一塊FPGA器件可以擁有多個(gè)I/O接口。同時(shí)，近幾年，低功耗已開始成為高速I/O接口的主流概念。降低功耗最有效的途徑就是降低電壓，而電壓降低就會(huì)導(dǎo)致I/O接口所允許的噪聲余量變小。因此，對(duì)FPGA用
關(guān)鍵字： FPGA PCB 同步開關(guān)噪聲分析

基于FPGA的多功能信號(hào)源生成系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)

摘要：為了滿足科研與實(shí)驗(yàn)需要，提出并實(shí)現(xiàn)了一種以FPGA和高速D／A為核心，其結(jié)構(gòu)簡單，控制靈活，信號(hào)質(zhì)量高的多功能信號(hào)源生成系統(tǒng)。該信號(hào)源生成系統(tǒng)能夠?qū)崟r(shí)產(chǎn)生中心頻率在30～130 MHz的各種雷達(dá)、通信、導(dǎo)航和
關(guān)鍵字： FPGA 多功能信號(hào)源系統(tǒng)設(shè)計(jì)

共6376條 355/426 |‹ « 353 354 355 356 357 358 359 360 361 362 » ›|

fpga介紹

FPGA是英文Field－Programmable Gate Array的縮寫，即現(xiàn)場(chǎng)可編程門陣列，它是在PAL、GAL、EPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專用集成電路（ASIC）領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門電路數(shù)有限的缺點(diǎn)。 FPGA采用了邏輯單元陣列LCA（Logic Cell Array）這樣一個(gè)新概念，內(nèi)部包括可 [ 查看詳細(xì) ]