fsp:fpga-pcb 文章進(jìn)入fsp:fpga-pcb技術(shù)社區(qū)

使用FPGA實(shí)現(xiàn)低成本汽車多總線橋接

引言汽車中的電子系統(tǒng)持續(xù)快速增長，因此對(duì)比一下汽車電子發(fā)展和消費(fèi)類電子便攜式產(chǎn)品的發(fā)展將會(huì)大有啟發(fā)。如...
關(guān)鍵字： FPGA 低成本多總線橋接

深層解析FPGA

概覽高端設(shè)計(jì)工具很少有甚至是沒有硬件設(shè)計(jì)技術(shù)的工程師和科學(xué)家提供現(xiàn)場(chǎng)可編程門陣列(FPGA)。無論你使用圖形化設(shè)計(jì)程序，ANSI C語言還是VHDL語言，如此復(fù)雜的合成工藝會(huì)不禁讓人去想FPGA真實(shí)的運(yùn)作情況。在這個(gè)芯
關(guān)鍵字： FPGA

基于MEGA8單片機(jī)倒計(jì)時(shí)系統(tǒng)的PCB曝光盒

簡(jiǎn)介在以下幾行，我描述的過程中，我也跟著構(gòu)建盒，燈系統(tǒng)，這是基于AVR MEGA8單片機(jī)的倒計(jì)時(shí)系統(tǒng)。四黑光燈燈，15W每個(gè)發(fā)出的UVA地區(qū)輻射，與上述薄的感光電路板的銅表面，是一個(gè)約350nm的峰值 ... ... 敏感。燈
關(guān)鍵字： PCB 曝光系統(tǒng) 倒計(jì)時(shí) MEGA8 單片機(jī) 基于

Altera為功能安全包縮短設(shè)計(jì)時(shí)間降低認(rèn)證風(fēng)險(xiǎn)

Altera公司 (Nasdaq: ALTR)日前宣布，為汽車、工業(yè)、醫(yī)療和國防應(yīng)用提供更新后的功能安全包。Altera的2012功能安全包支持更多的器件，并且增強(qiáng)了軟件支持，客戶采用Cyclone? IV FPGA開發(fā)安全關(guān)鍵設(shè)計(jì)時(shí)，降低了認(rèn)證風(fēng)險(xiǎn)，并且符合最新的安全規(guī)范。更新后的功能安全包加速客戶的認(rèn)證過程，支持開發(fā)人員大幅度縮短其開發(fā)時(shí)間。
關(guān)鍵字： Altera FPGA

萊迪思將參展中國安博會(huì)展出安防和監(jiān)控解決方案

萊迪思半導(dǎo)體公司(NASDAQ: LSCC)日前宣布將參展于12月3日至6日在中國北京舉辦的中國國際社會(huì)公共安全產(chǎn)品博覽會(huì)(China Security Expo)，屆時(shí)將展出幾款新的基于FPGA的攝像機(jī)設(shè)計(jì)。即將展出的這幾款攝像機(jī)解決方案是與萊迪思合作伙伴組織共同開發(fā)。萊迪思的展臺(tái)位于展館E1的Y13-14。
關(guān)鍵字：萊迪思 FPGA 傳感器

Altera宣布業(yè)界首款支持FPGA的OpenCL工具

Altera公司(Nasdaq: ALTR) 日前宣布，提供FPGA業(yè)界的第一款用于OpenCL? 的軟件開發(fā)套件(SDK) (開放計(jì)算語言) 的軟件開發(fā)套件，它結(jié)合了FPGA強(qiáng)大的并行體系結(jié)構(gòu)以及OpenCL并行編程模型。利用這一SDK，熟悉C語言的系統(tǒng)開發(fā)人員和編程人員能夠迅速方便的在高級(jí)語言環(huán)境中開發(fā)高性能、高功效、基于FPGA的應(yīng)用。
關(guān)鍵字： Altera FPGA OpenCL

UHF RFID讀寫器編解碼模塊的FPGA實(shí)現(xiàn)

本文首先對(duì)EPC C1G2協(xié)議中的相關(guān)內(nèi)容作了簡(jiǎn)要介紹，對(duì)編解碼系統(tǒng)的架構(gòu)以及各個(gè)組成模塊的FPGA實(shí)現(xiàn)作了重點(diǎn)說明，最后給出了Modelsim軟件仿真結(jié)果，以及在讀寫器工作時(shí)使用Signaltap邏輯分析儀抓取的數(shù)據(jù)。
關(guān)鍵字： FPGA UHF RFID EPC C1G2協(xié)議編解碼 FM0 miller碼

解決SoC FPGA設(shè)計(jì)難題

主要FPGA供應(yīng)商已經(jīng)開始銷售集成了硬核處理器內(nèi)核的低成本FPGA器件，SoC類FPGA器件最終會(huì)成為主流。為能夠充分發(fā)揮所有重要FPGA的靈活性，這些器件提供了FPGA設(shè)計(jì)人員和軟件工程師還不熟悉的新特性。設(shè)計(jì)人員需要考慮
關(guān)鍵字： FPGA SoC

基于FPGA的一種高速圖形幀存設(shè)計(jì)

幀存是圖形處理器與顯示設(shè)備之間的數(shù)據(jù)通道，所有要顯示的圖形數(shù)據(jù)首先是存放在幀存之中，然后才送出去顯示的，因此幀存的設(shè)計(jì)是圖形顯示系統(tǒng)設(shè)計(jì)的一個(gè)關(guān)鍵。傳統(tǒng)上，可以用來設(shè)計(jì)幀存的存儲(chǔ)器件有多種，如DRAM、VR
關(guān)鍵字： FPGA 幀

FPGA構(gòu)成3/3相雙繞組感應(yīng)發(fā)電機(jī)勵(lì)磁控制系統(tǒng)

FPGA構(gòu)成3/3相雙繞組感應(yīng)發(fā)電機(jī)勵(lì)磁控制系統(tǒng) 1系統(tǒng)簡(jiǎn)介3/3相雙繞組感應(yīng)發(fā)電機(jī)帶有兩個(gè)繞組：勵(lì)磁補(bǔ)償繞組和功率繞組，如圖1所示。勵(lì)磁補(bǔ)償繞組上接一個(gè)電力電子變換裝置，用來提供感應(yīng)發(fā)電機(jī)需要的無功功率，使功率繞
關(guān)鍵字： FPGA 雙繞組感應(yīng)發(fā)電機(jī) 勵(lì)磁控制

基于FPGA的幀同步提取方法的研究

在可靠的通信系統(tǒng)中，要保證接收端能正確解調(diào)出信息，必須要有一個(gè)同步系統(tǒng)，以實(shí)現(xiàn)發(fā)送端和接收端的同步，因此同步提取在通信系統(tǒng)中是至關(guān)重要的。一個(gè)簡(jiǎn)單的接收系統(tǒng)框圖如圖1所示。本文介紹一種基于現(xiàn)場(chǎng)可編程門
關(guān)鍵字： FPGA 幀同步法的研究

免費(fèi)的 I/O：改進(jìn) FPGA 時(shí)鐘分配控制(圖)

　　同步數(shù)字系統(tǒng)中的時(shí)鐘信號(hào)(如遠(yuǎn)程通信中使用的)為系統(tǒng)中的數(shù)據(jù)傳送定義了時(shí)間基準(zhǔn)。一個(gè)時(shí)鐘分配網(wǎng)絡(luò)由多個(gè)時(shí)鐘信號(hào)組成，由一個(gè)點(diǎn)將所有信號(hào)分配給需要時(shí)鐘信號(hào)的所有組件。因?yàn)闀r(shí)鐘信號(hào)執(zhí)行關(guān)鍵的系統(tǒng)功能，很顯然應(yīng)給予更多的關(guān)注，不僅在時(shí)鐘的特性(即偏移和抖動(dòng))方面，還有那些組成時(shí)鐘分配網(wǎng)絡(luò)的組件。　　FPGA開發(fā)團(tuán)隊(duì)不斷面臨過于繁瑣、復(fù)雜的時(shí)鐘網(wǎng)絡(luò)的挑戰(zhàn)。各種因素，包括不斷增加的I/O需求、降低成本的要求和減少印刷電路板設(shè)計(jì)更改的需要，迫使設(shè)計(jì)人員重新審視時(shí)鐘網(wǎng)絡(luò)。本文將探討FPGA時(shí)鐘分配控制方面的挑戰(zhàn)
關(guān)鍵字： FPGA 時(shí)鐘

基于FPGA的時(shí)鐘頻率同步設(shè)計(jì)與應(yīng)用

　　網(wǎng)絡(luò)化運(yùn)動(dòng)控制是未來運(yùn)動(dòng)控制的發(fā)展趨勢(shì)，隨著高速加工技術(shù)的發(fā)展，對(duì)網(wǎng)絡(luò)節(jié)點(diǎn)間的時(shí)間同步精度提出了更高的要求。如造紙機(jī)械，運(yùn)行速度為1 500～1 800m/min，同步運(yùn)行的電機(jī)之間1μs的時(shí)間同步誤差將造成30 μm的運(yùn)動(dòng)誤差。高速加工中心中加工速度為120 m/min時(shí)，伺服電機(jī)之間1μs的時(shí)間同步誤差，將造成2 μm的加工誤差，影響了加工精度的提高。　　分布式網(wǎng)絡(luò)中節(jié)點(diǎn)的時(shí)鐘通常是采用晶振+計(jì)數(shù)器的方式來實(shí)現(xiàn)，由于晶振本身的精度以及穩(wěn)定性問題，造成了時(shí)間運(yùn)行的誤差。時(shí)
關(guān)鍵字： FPGA 時(shí)鐘頻率

第二代串行 RapidIO 和低成本、低功耗的 FPGA(圖)

　　隨著諸如無線、有線和醫(yī)療/圖像處理應(yīng)用的帶寬需求不斷提高，設(shè)計(jì)師們必須依賴必要的工具集來獲得其所需的實(shí)時(shí)信號(hào)處理功能。在無線領(lǐng)域，例如現(xiàn)有的3G 網(wǎng)絡(luò)覆蓋，如HSPA+和EV-DO(即3G+)以及現(xiàn)在新興的4G部署，主要的關(guān)注焦點(diǎn)在于數(shù)據(jù)吞吐量和回傳的要求。它們要能夠支持迅速增長的用戶群，以及使用這些技術(shù)實(shí)現(xiàn)的無數(shù)視頻和數(shù)據(jù)應(yīng)用。因此就需要高速處理能力，以及同樣重要的高度可靠、高吞吐量和低延遲的接口協(xié)議，來支持這些應(yīng)用中所必需的各種DSP(DSP farm)、協(xié)同處理和橋接應(yīng)用的需要。并且與大多數(shù)系統(tǒng)
關(guān)鍵字： FPGA RapidIO

FPGA在TD-SCDMA通用開發(fā)平臺(tái)中的應(yīng)用

　　摘要：隨著FPGA容量、功能以及可靠性的不斷提高，采用FPGA設(shè)計(jì)數(shù)字電路已經(jīng)成為數(shù)字電路系統(tǒng)領(lǐng)域的主要設(shè)計(jì)方式。在以DSP為主處理器，F(xiàn)PGA為協(xié)處理器，基于“軟件無線電”技術(shù)的TD-SCDMA通用開發(fā)平臺(tái)中，成功地采用FPGA完成一系列數(shù)據(jù)量大、重復(fù)性強(qiáng)、速度要求高的數(shù)字信號(hào)處理運(yùn)算和相關(guān)數(shù)據(jù)接口。在這種平臺(tái)中采用不同的軟件，便可以對(duì)TD-SCDMA協(xié)議棧軟件、物理層軟件、手機(jī)芯片和移動(dòng)終端等相關(guān)產(chǎn)品進(jìn)行測(cè)試驗(yàn)證，具有很好的市場(chǎng)前景。　　隨著微電子技術(shù)的飛速
關(guān)鍵字： FPGA TD-SCDMA