fsp:fpga-pcb 文章進(jìn)入fsp:fpga-pcb技術(shù)社區(qū)

安富利電子元件部推出低成本Spartan-3A FPGA評估工具套件

　　安富利公司 (NYSE: AVT) 旗下安富利電子元件部宣布推出價格僅為39美元Xilinx® Spartan®-3A 評估工具套件。這套件工具上裝有Xilinx的 Spartan-3A 400A 現(xiàn)場可編程門陣列 (FPGA)，為設(shè)計師評估或測試其針對低成本大批量應(yīng)用的設(shè)計提供了高性價比解決方案。　　設(shè)計師可以用Spartan-3A工具套件進(jìn)行FPGA原型設(shè)計、研究Xilinx MicroBlaze™軟處理器、嘗試各種不同的FPGA配置技術(shù)以及驗證低成本的FPGA設(shè)計
關(guān)鍵字：安富利 Spartan-3A FPGA

基于FPGA的高速PID控制器設(shè)計與仿真

　　在CNC(電腦數(shù)控)加工、激光切割、自動化磨輥弧焊系統(tǒng)、步進(jìn)／伺服電機(jī)控制及其他由電機(jī)控制的機(jī)械組裝定位運(yùn)動控制系統(tǒng)中，PID控制器應(yīng)用得非常廣泛。其設(shè)計技術(shù)成熟，長期以來形成了典型的結(jié)構(gòu)，參數(shù)整定方便，結(jié)構(gòu)更改靈活，能滿足一般控制的要求。　　此類運(yùn)動控制系統(tǒng)的被控量常為速度、角度等模擬量，被控量與設(shè)定值之間的誤差值經(jīng)離散化處理后，可由數(shù)字PID控制器實現(xiàn)的控制算法加以運(yùn)算，最后再轉(zhuǎn)換為模擬量反饋給被控對象，這就是PID控制中常用的近似逼近原理。　　采用這種結(jié)構(gòu)設(shè)計的控制系統(tǒng)，其性能只能與原連
關(guān)鍵字： FPGA PID控制器 A／D變換 EDA

釋放未來物理硬件設(shè)計的無限潛力

　　能否創(chuàng)建真正具有競爭力的產(chǎn)品在本質(zhì)上取決于設(shè)計是否有優(yōu)勢，能否在市場獲得認(rèn)可。過去，組件在電路板上排布與連接的方式具有很高的區(qū)分度。而今天，業(yè)界不斷的全球化和接口的標(biāo)準(zhǔn)化讓板級的區(qū)分更加困難也更加難以維持。　　隨著技術(shù)不斷進(jìn)步，電子產(chǎn)品也在不斷發(fā)展，當(dāng)今可以真正區(qū)分產(chǎn)品的通常是嵌入在該器件中的智能水平-這一趨勢從20年前經(jīng)濟(jì)的微處理器快速發(fā)展時就開始顯現(xiàn)。向軟領(lǐng)域的發(fā)展意味著產(chǎn)品的真正價值主要由器件中的編程智能實現(xiàn)，而不是取決于其所屬的物理平臺屬性。　　對于電子產(chǎn)品開發(fā)公司，這意味著花在板級實
關(guān)鍵字： FPGA PCB NanoBoard

JavaCard CPU的設(shè)計與FPGA實現(xiàn)

　　1 JavaCard簡介　　智能卡是指集成了CPU、ROM、RAM、COS(芯片操作系統(tǒng))和EEPROM，能儲存信息和圖像，具備讀/寫能力，信息能被加密保護(hù)的便攜卡。智能卡的最基本標(biāo)準(zhǔn)是 ISO/IEC7816。智能卡在銀行、電信等行業(yè)得到廣泛應(yīng)用，但在發(fā)展過程中也遇到很多問題，主要有：各廠商指令集不統(tǒng)一；編程接口APIs太復(fù)雜；開發(fā)環(huán)境不通用，新卡開發(fā)都要熟悉開發(fā)環(huán)境；系統(tǒng)不兼容，?？▽Ｓ?。由于開發(fā)門檻過高，影響了智能卡的發(fā)展。市場對智能卡的發(fā)展提出了新的要求，Sun公司提出了Java Card
關(guān)鍵字： JavaCard CPU FPGA 智能卡

如何用DSP和FPGA構(gòu)建多普勒測量系統(tǒng)

隨著FPGA性能和容量的改進(jìn)，使用FPGA執(zhí)行DSP功能的做法變得越來越普遍。
關(guān)鍵字： FPGA DSP 多普勒測量系統(tǒng)

利用FPGA協(xié)處理提升無線子系統(tǒng)的性能

　　您可以顯著提高無線系統(tǒng)中信號處理功能的性能。怎樣提高呢？有效方法是利用FPGA結(jié)構(gòu)的靈活性和目前受益于并行處理的FPGA架構(gòu)中的嵌入式DSP模塊。　　常見于無線應(yīng)用中這類處理包括有限沖激響應(yīng)(FIR)濾波、快速傅里葉變換(FFT)、數(shù)字上下變頻和前向誤差校正(FEC)。Xilinx? Virtex-4和Virtex-5架構(gòu)提供多達(dá)512個并行嵌入式DSP乘法器，這些乘法器的工作頻率高于500MHz，最高可提供256 GMAC的DSP性能。　　將需要高速并行處理的工作卸載給FPGA，而將需要高速
關(guān)鍵字：信號處理 FPGA DSP

基于MAX+plusⅡ開發(fā)平臺的EDA設(shè)計方法

　　MAX + plus Ⅱ是美國Altera 公司的一種EDA 軟件,用于開發(fā)CPLD 和FPGA 進(jìn)行數(shù)字系統(tǒng)的設(shè)計。用圖形輸入方式和文本輸入方式設(shè)計了一模60 計數(shù)器,介紹了數(shù)字系統(tǒng)設(shè)計的一般方法和過程,揭示了其在數(shù)字系統(tǒng)中的重要作用。　　EDA ( Elect ronic Design Automation) 即電子設(shè)計自動化技術(shù),是指以計算機(jī)為基本工作平臺,把應(yīng)用電子技術(shù)、計算機(jī)技術(shù)、智能化技術(shù)融合在一個電子CAD 通用軟件包中,輔助進(jìn)行三方面的電子設(shè)計工作,即集成電路設(shè)計、電子電路設(shè)計以及
關(guān)鍵字： EDA FPGA

利用FPGA協(xié)處理器優(yōu)化高性能數(shù)字?jǐn)z像監(jiān)控系統(tǒng)

　　數(shù)字?jǐn)z像監(jiān)視系統(tǒng)現(xiàn)在具有更多的能力，是傳統(tǒng)模擬系統(tǒng)強(qiáng)有力的替代方案。除了提供先進(jìn)的壓縮技術(shù)，如MPEG-4和H.264，數(shù)字?jǐn)z像監(jiān)視系統(tǒng)現(xiàn)在配備了如圖像穩(wěn)定，全景攝像和視頻運(yùn)動檢測等算法。本文將討論這些新技術(shù)的優(yōu)點(diǎn)，和它們在用數(shù)字信號處理器（DSP）和FPGA協(xié)處理器平臺上的優(yōu)化實現(xiàn)。它將詳盡地闡述現(xiàn)代監(jiān)視系統(tǒng)的需求，這些系統(tǒng)中常用的算法和加快系統(tǒng)設(shè)計的開發(fā)平臺。　　商用攝像監(jiān)視系統(tǒng)的一般需求是支持一至八個攝像機(jī)，先進(jìn)的視頻壓縮如MPEG-4，Windows Media 9 H.264，低延遲編碼
關(guān)鍵字： FPGA 數(shù)字?jǐn)z像監(jiān)控系統(tǒng) DSP

基于FPGA的USB2.0控制器設(shè)計

　　在視頻存儲和圖像寬帶領(lǐng)域中，經(jīng)常遇到實時高速數(shù)據(jù)傳輸?shù)囊蟆?000年4月，由Intel、Microsoft、NEC、Compaq、Lucent、Phillips等公司共同制訂的USB2.0（Universal Serial Bus）傳輸協(xié)議，其速度遠(yuǎn)遠(yuǎn)超過了目前使用IEEE1394接口進(jìn)行視頻傳輸?shù)?00Mbps，達(dá)到了480Mbps；而且具有即插即用的PnP（Plug And Play）、可進(jìn)行菊花鏈?zhǔn)降募壜?lián)（通過USB HUB進(jìn)行外圍擴(kuò)展）、可串連多達(dá)127個USB設(shè)備等優(yōu)點(diǎn)。應(yīng)用該協(xié)議可支持實
關(guān)鍵字： FPGA USB 控制器

AES加密算法的一種優(yōu)化的FPGA實現(xiàn)方法

本文介紹AES加密算法的一種FPGA實現(xiàn)的方法以及對其加密速度的優(yōu)化處理技巧。
關(guān)鍵字： FPGA AES 加密算法實現(xiàn)方法

國內(nèi)首個開放源碼硬件創(chuàng)新大賽圓滿閉幕

覆蓋全國50所高等院校，1000多位在校研究生和博士生及其導(dǎo)師，近200個團(tuán)隊的首屆“中國電子學(xué)會Xilinx杯開放源碼硬件創(chuàng)新大賽”，于2008年4月20日在無錫國家集成電路基地經(jīng)過緊張的最后一輪顛峰對決和評委們的遴選，終于塵埃落定。來自北京郵電大學(xué)由林家儒教授指導(dǎo)的團(tuán)隊（田耘，徐文波，胡彬和谷濤）提交的“WCDMA系統(tǒng)字頻數(shù)域干擾抵消器”項目最終摘取桂冠，載譽(yù)而歸。獲得二等獎的分別是東北大學(xué)的“基于FPGA動態(tài)重配置技術(shù)的熱電廠集中監(jiān)控系
關(guān)鍵字：開放源碼 FPGA Xilinx

如何用FPGA實現(xiàn)原型板原理圖的驗證

　　首次流片成功取決于整個系統(tǒng)硬件和相關(guān)軟件的驗證，有些公司提供的快速原型生成平臺具有許多調(diào)試功能，但這些平臺的價格非常高。　　因此最流行的做法是根據(jù)DUT和具體應(yīng)用設(shè)計復(fù)合FPGA板，驗證這些板的原理圖通常是很麻煩的，本文提出一種利用FPGA實現(xiàn)原型板原理圖驗證的新方法。　　由于價格競爭越來越激烈，首次流片成功或只需少量的修改變得越來越重要。　　為了達(dá)到這一目標(biāo)，對整個系統(tǒng)(即硬件和相關(guān)軟件)的驗證成為重中之重。　　業(yè)界也涌現(xiàn)了許多策略來幫助設(shè)計師完成RTL上的軟件運(yùn)行。這些策略提供了在
關(guān)鍵字： FPGA 原理圖

FPGA在微處理器系統(tǒng)中的在應(yīng)用配置

ALTERA公司SRAM工藝可編程器件應(yīng)用廣泛，專用配置器件比較昂貴。在具有微處理器的系統(tǒng)中，使用微處理器系統(tǒng)的存儲器來存儲配置數(shù)據(jù)，并通過微處理器配置FPGA，這種方法幾乎不增加成本。微處理器根據(jù)不同的程序應(yīng)用，采用不同的配置數(shù)據(jù)對FPGA進(jìn)行配置，使FPGA實現(xiàn)與該應(yīng)用有關(guān)的特定功能。詳細(xì)介紹了微處理器系統(tǒng)中連接簡單的被動串行配置方法和被動并行異步配置方法。
關(guān)鍵字： FPGA 微處理器系統(tǒng)

Floorplanner工具在基于FPGA的嵌入式系統(tǒng)設(shè)計中的應(yīng)用

Floorplanner工具在基于FPGA的嵌入式系統(tǒng)設(shè)計中的應(yīng)用,利用本文談到的Floorplanner工具可以對嵌入式處理器、相關(guān)的IP和定制邏輯進(jìn)行布局控制和分組，簡化復(fù)雜系統(tǒng)級芯片的開發(fā)，提高系統(tǒng)整體性能。
關(guān)鍵字：系統(tǒng) 設(shè)計應(yīng)用嵌入式 FPGA 工具基于 Floorplanner