fsp:fpga-pcb 文章進(jìn)入fsp:fpga-pcb技術(shù)社區(qū)

Xilinx推出針對Intel前端總線（FSB）的FPGA加速解決方案

　　賽靈思公司宣布開始正式發(fā)放高性能計(jì)算行業(yè)首款針對Intel前端總線(FSB)的FPGA加速解決方案商業(yè)許可?；诟咝阅?5nm Virtex™-5 平臺 FPGA 和Intel® QuickAssist技術(shù)，賽靈思公司的加速計(jì)算平臺(Accelerated Computing Platform, ACP)M1許可包支持實(shí)現(xiàn)全速1066MHz FSB性能。ACP M1許可包目前已開始向系統(tǒng)集成商提供，支持他們進(jìn)行解決方案的開發(fā)，以提高基于Intel處理器的服務(wù)器平臺的性能，并保證把功
關(guān)鍵字：嵌入式系統(tǒng) 單片機(jī) 賽靈思 FPGA FSB

基于FPGA的李沙育圖形在手持式示波表中實(shí)現(xiàn)

　　1.引言　　示波器測量頻率和相位的方法很多， “李沙育圖形法”就是其中用得最多的一種?！袄钌秤龍D形法”又稱波形合成法，就是將被測頻率的信號和頻率已知的標(biāo)準(zhǔn)信號分別加至示波器的Y軸輸入端和x軸輸入端，在示波器顯示屏上將出現(xiàn)一個合成圖形，這個圖形就是李沙育圖形。李沙育圖形隨兩個輸入信號的頻率、相位、幅度不同，所呈現(xiàn)的波形也不同。　　早期的模擬示波器顯示李沙育圖形的原理是將電信號轉(zhuǎn)換為光信號，核心部分是陰極射線示波管(CRT)。將輸入信號加到示波管內(nèi)部的偏轉(zhuǎn)系統(tǒng)，高速電子經(jīng)聚焦、加速和偏轉(zhuǎn)后，打到熒
關(guān)鍵字：嵌入式系統(tǒng) 單片機(jī) FPGA 示波器 MCU和嵌入式微處理器

WTB網(wǎng)絡(luò)HDLC在FPGA中的實(shí)現(xiàn)

　　1 引言　　TCN(Train Communication Network)總體結(jié)構(gòu)是由WTB(絞線式列車總線)和MVB(多功能車輛總線)組成，符合IEC61375-1標(biāo)準(zhǔn)。本文主要圍繞WTB鏈路控制的幀格式進(jìn)行研究。鑒于IEC61375-1標(biāo)準(zhǔn)中規(guī)定的WTB幀數(shù)據(jù)格式與IS03309中定義的HDLC(High Level Data Link Control)格式一致，基帶Manchester-Biphase-L技術(shù)編解碼器現(xiàn)則圍繞HDLC展開。　　隨著深亞微米工藝技術(shù)的發(fā)展，F(xiàn)PGA(Fie
關(guān)鍵字：嵌入式系統(tǒng) 單片機(jī) TCN HDLC FPGA MCU和嵌入式微處理器

Altium Designer 6.8新增實(shí)時三維PCB可視化和導(dǎo)航技術(shù)

　　Altium Limited為 Altium Designer 新增了三維PCB可視化引擎，讓所有設(shè)計(jì)師體驗(yàn)逼真的板卡設(shè)計(jì)。通過 Altium Designer 6.8的三維 PCB 可視化新功能，設(shè)計(jì)師可以隨時查看板卡的精確成型，以及更輕松地與設(shè)計(jì)團(tuán)隊(duì)的其他成員共享信息。　　這是 Altium Designer 6.8 的 300 多個新功能和增強(qiáng)功能之一，Altium Designer 6.8 繼續(xù)致力于將板卡級設(shè)計(jì)、可編程硬件和嵌入式軟件開發(fā)統(tǒng)一于單一的設(shè)計(jì)環(huán)境中。這些功能解決了將所有設(shè)計(jì)規(guī)
關(guān)鍵字：嵌入式系統(tǒng) 單片機(jī) Altium Limited PCB 三維開發(fā)工具

基于FPGA的可配置通信平臺設(shè)計(jì)

本文設(shè)計(jì)了一種基于FPGA的、通用可配置的通信開發(fā)與測試平臺。針對不同信道編碼和調(diào)制方式的組合，通過采用實(shí)時軟硬件重構(gòu)技術(shù)，該平臺可以在短期內(nèi)完成相應(yīng)通信系統(tǒng)的構(gòu)建、驗(yàn)證和配置。
關(guān)鍵字： FPGA 可配置通信平臺設(shè)計(jì)

異步通信起始位正確檢測的VHDL實(shí)現(xiàn)

　　摘要：基于FPGA/CPLD的UART設(shè)計(jì)眾多，本文分析了3倍頻采樣方法存在的不足，同時分析了16倍頻采樣對起始位檢測的可靠性，并給出相關(guān)的VHDL硬件描述語言程序代碼。　　關(guān)健詞：異步數(shù)據(jù);UART;FPGA/CPLD;VHDL 　　概述　　隨著電子設(shè)計(jì)自動化(EDA)技術(shù)的發(fā)展，可編程邏輯器件FPGA/CPLD已經(jīng)在許多方面得到了廣泛應(yīng)用，而UART(通用異步收發(fā)器) 是在數(shù)字通信和控制系統(tǒng)中廣泛使用的串行數(shù)據(jù)傳輸協(xié)議。因此越來越多用戶根據(jù)自己的需要，以EDA技術(shù)作為開發(fā)手段，用一塊
關(guān)鍵字： 0711_A 雜志_設(shè)計(jì)天地嵌入式系統(tǒng) 單片機(jī) 異步數(shù)據(jù) UART FPGA/CPLD VHDL MCU和嵌入式微處理器

基于FPGA和ARM的圖像采集傳輸系統(tǒng)

　　引言　　圖像處理技術(shù)的快速發(fā)展，使得圖像采集處理系統(tǒng)在提高農(nóng)業(yè)生產(chǎn)自動化程度中的應(yīng)用越來越廣泛。目前的圖像采集系統(tǒng)有的基于CCD攝像機(jī)、圖像采集卡和計(jì)算機(jī)，有的基于CCD攝像機(jī)、解碼器、FPGA和DSP，而有的基于CMOS圖像傳感器芯片、FPGA和DSP，它們在實(shí)時性，靈活性，可維護(hù)性方面各有優(yōu)缺點(diǎn)。而在農(nóng)業(yè)生產(chǎn)中，以基于CCD攝像機(jī)、圖像采集卡和計(jì)算機(jī)的系統(tǒng)居多。本文結(jié)合實(shí)際系統(tǒng)中的前端圖像處理和圖像數(shù)據(jù)傳輸需要.充分利用ARM的靈活性和FPGA的并行性特點(diǎn)，設(shè)計(jì)了一種基于ARM+FPGA的圖像
關(guān)鍵字：嵌入式系統(tǒng) 單片機(jī) 圖像處理 CCD FPGA MCU和嵌入式微處理器

基于FPGA的高速FIR數(shù)字濾波器的設(shè)計(jì)

　　1 引言　　目前FIR濾波器的實(shí)現(xiàn)方法主要有3種：利用單片通用數(shù)字濾波器集成電路、DSP器件和可編程邏輯器件實(shí)現(xiàn)。單片通用數(shù)字濾波器使用方便，但由于字長和階數(shù)的規(guī)格較少，不能完全滿足實(shí)際需要。使用DSP器件實(shí)現(xiàn)雖然簡單，但由于程序順序執(zhí)行，執(zhí)行速度必然不快。　　FPGA有著規(guī)整的內(nèi)部邏輯陣列和豐富的連線資源，特別適合于數(shù)字信號處理任務(wù)，相對于串行運(yùn)算為主導(dǎo)的通用DSP芯片來說，其并行性和可擴(kuò)展性更好。但長期以來，F(xiàn)PGA一直被用于系統(tǒng)邏輯或時序控制上，很少有信號處理方面的應(yīng)用，其原因主要是因
關(guān)鍵字：嵌入式系統(tǒng) 單片機(jī) FIR 濾波器 FPGA MCU和嵌入式微處理器

射頻電路板抗干擾設(shè)計(jì)

　　摘要:為保證電路性能,在進(jìn)行射頻電路印制電路板( PCB)設(shè)計(jì)時應(yīng)考慮電磁兼容性,這對于減小系統(tǒng)電磁信息輻射具有重要的意義。文中重點(diǎn)討論按元器件的布局與布線原則來最大限度地實(shí)現(xiàn)電路的性能指標(biāo),達(dá)到抗干擾的設(shè)計(jì)目的。通過幾個實(shí)驗(yàn)測試事例,分析了影響印制板抗干擾性能的幾個不同因素,說明了印制板制作過程中應(yīng)采取的實(shí)際的解決辦法。　　引言　　隨著通信技術(shù)的發(fā)展,無線射頻電路技術(shù)運(yùn)用越來越廣,其中的射頻電路的性能指標(biāo)直接影響整個產(chǎn)品的質(zhì)量,射頻電路印制電路板( PCB)的抗干擾設(shè)計(jì)對于減小系統(tǒng)電磁信息輻
關(guān)鍵字：嵌入式系統(tǒng) 單片機(jī) 印制電路板 PCB 射頻電路

LabVIEW、多核技術(shù)及FPGA技術(shù)如何改變儀器技術(shù)及自動測試

　　問題：在最近這幾年里，儀器技術(shù)和自動化測試領(lǐng)域發(fā)生了什么樣的變化? 　　Starkloff回答：我們現(xiàn)在正將處于軟件定義的世界里。我們每天使用的設(shè)備如智能手機(jī)，機(jī)頂盒，甚至汽車，這些都是建立在嵌入式軟件系統(tǒng)發(fā)展的基礎(chǔ)之上。對于測試工程師們來說，在開發(fā)時間和預(yù)算減少的情況下對這些復(fù)雜的設(shè)備進(jìn)行測試給他們帶來了挑戰(zhàn)。現(xiàn)在，測試管理人員和工程師們利用模塊化儀器，軟件定義體系來應(yīng)對這些挑戰(zhàn)和趨勢。　　用戶定義儀器或測試系統(tǒng)的概念已經(jīng)不新了。實(shí)際上，用戶定義儀器已經(jīng)以虛擬儀器的形式存在了20多年的時間。推
關(guān)鍵字：測試測量 LabVIEW FPGA 自動測試

采用FPGA的低功耗系統(tǒng)設(shè)計(jì)

　　結(jié)合采用低功耗元件和低功耗設(shè)計(jì)技術(shù)在目前比以往任何時候都更有價值。隨著元件集成更多功能，并越來越小型化，對低功耗的要求持續(xù)增長。當(dāng)把可編程邏輯器件用于低功耗應(yīng)用時，限制設(shè)計(jì)的低功耗非常重要。本文將討論減小動態(tài)和靜態(tài)功耗的各種方法，并且給出一些例子說明如何使功耗最小化。　　功耗的三個主要來源是啟動、待機(jī)和動態(tài)功耗。器件上電時產(chǎn)生的相關(guān)電流即是啟動電流;待機(jī)功耗又稱作靜態(tài)功耗，是電源開啟但I(xiàn)/O上沒有開關(guān)活動時器件的功耗;動態(tài)功耗是指器件正常工作時的功耗。　　啟動電流因器件而異。例如，基于SRAM
關(guān)鍵字：嵌入式系統(tǒng) 單片機(jī) FPGA 低功耗 I/O

千兆高端防火墻的技術(shù)發(fā)展趨勢

防火墻的未來是向著高性能，強(qiáng)大的QoS保證能力和深度防御三個方向發(fā)展。政府，金融電力等關(guān)鍵行業(yè)的數(shù)據(jù)中心、大型電信運(yùn)營商的網(wǎng)絡(luò)流量巨大，業(yè)務(wù)復(fù)雜。多業(yè)務(wù)下的流量劇增不僅對帶寬提出了很高的要求，而且對防火墻多業(yè)務(wù)支持的功能和性能方面也提出了很高的要求。　　因此，典型的千兆高端防火墻的技術(shù)特征是具有4G到10G線速處理和能力；在承受海量業(yè)務(wù)流突發(fā)的情況下保證流媒體，視頻，語音等時延敏感應(yīng)用的穩(wěn)定運(yùn)行的能力。高端用戶往往采用高性能服務(wù)器對外提供特定的
關(guān)鍵字：防火墻技術(shù) 發(fā)展趨勢 FPGA SoC ASIC

基于FPGA的串行Flash擴(kuò)展實(shí)現(xiàn)

　　1 引言　　FPGA憑借其方便靈活、可重復(fù)編程等優(yōu)點(diǎn)而日益被廣泛應(yīng)用;閃速存儲器(Flash Memory)以其集成度高、成本低、使用方便等優(yōu)點(diǎn)，在眾多領(lǐng)域中也獲得了廣泛應(yīng)用。在現(xiàn)代數(shù)字電路設(shè)計(jì)中。經(jīng)常需要保存大量數(shù)據(jù)，而Flash存儲速度快、體積小、功耗低且價格低廉，可在線電擦寫，信息在掉電后不會丟失，因此成為設(shè)計(jì)人員的首選。　　2 M25P80的介紹　　Flash是一種具有電可擦除的可編程ROM，可以分為兩大類：并行Flash和串行Flash。并行Flash存儲量大，速度快;而串行Fl
關(guān)鍵字：嵌入式系統(tǒng) 單片機(jī) FPGA Flash 存儲器 MCU和嵌入式微處理器

WTB網(wǎng)絡(luò)HDLC在FPGA中的實(shí)現(xiàn)

　　1 引言　　TCN(Train Communication Network)總體結(jié)構(gòu)是由WTB(絞線式列車總線)和MVB(多功能車輛總線)組成，符合IEC61375-1標(biāo)準(zhǔn)。本文主要圍繞WTB鏈路控制的幀格式進(jìn)行研究。鑒于IEC61375-1標(biāo)準(zhǔn)中規(guī)定的WTB幀數(shù)據(jù)格式與IS03309中定義的HDLC(High Level Data Link Control)格式一致，基帶Manchester-Biphase-L技術(shù)編解碼器現(xiàn)則圍繞HDLC展開。　　隨著深亞微米工藝技術(shù)的發(fā)展，F(xiàn)PGA(Fie
關(guān)鍵字：通訊無線網(wǎng)絡(luò) TCN WTB FPGA MCU和嵌入式微處理器

FPGA在語音存儲與回放系統(tǒng)中的應(yīng)用

　　1 引言　　隨著數(shù)字信號處理器、超大規(guī)模集成電路的高速發(fā)展，語音記錄技術(shù)已從模擬錄音階段過渡到數(shù)字錄音階段。在數(shù)字化錄音技術(shù)中，壓縮后的語音數(shù)據(jù)有些存儲在硬盤中，有些存儲在帶有掉電保護(hù)功能的RAM或FLASH存儲器中。筆者介紹的語音存儲與回放系統(tǒng)，未使用專用的語音處理芯片，不需要擴(kuò)展接口電路，只利用FPGA作為核心控制器，就能完成語音信號的數(shù)字化處理，即實(shí)現(xiàn)語音的存儲與回放。　　2 系統(tǒng)總體結(jié)構(gòu) 　　數(shù)字化語音存儲與回放系統(tǒng)的基本工作原理是將模擬語音信號通過模數(shù)轉(zhuǎn)換器(A/D)轉(zhuǎn)換成數(shù)字信號
關(guān)鍵字：嵌入式系統(tǒng) 單片機(jī) 數(shù)字信號處理器 FPGA 語音存儲 MCU和嵌入式微處理器