fsp:fpga-pcb 文章進(jìn)入fsp:fpga-pcb技術(shù)社區(qū)

FPGA與DDR3 SDRAM的接口設(shè)計(jì)

DDR3 SDRAM內(nèi)存的總線速率達(dá)到600 Mbps to 1.6 Gbps (300 to 800 MHz)，1.5V的低功耗工作電壓，采用90nm制程達(dá)到2Gbits的高密度。這個(gè)架構(gòu)毫無疑問更快、更大，每比特的功耗也更低，但是如何實(shí)現(xiàn)FPGA和DDR3 SDRAM DIMM條的接口設(shè)計(jì)呢？　　關(guān)鍵字：均衡（leveling）　　如果FPGA&nbs
關(guān)鍵字： FPGA DDR3 SDRAM 接口模擬IC 電源

基于MAX+plusⅡ開發(fā)平臺的EDA設(shè)計(jì)方法

MAX + plus Ⅱ是美國Altera 公司的一種EDA 軟件,用于開發(fā)CPLD 和FPGA 進(jìn)行數(shù)字系統(tǒng)的設(shè)計(jì)。用圖形輸入方式和文本輸入方式設(shè)計(jì)了一模60計(jì)數(shù)器,介紹了數(shù)字系統(tǒng)設(shè)計(jì)的一般方法和過程,揭示了其在數(shù)字系統(tǒng)中的重要作用。　　 EDA ( Elect ronic Design
關(guān)鍵字： MAX+plusⅡ 開發(fā)平臺 EDA CPLD FPGA EDA IC設(shè)計(jì)

32位單精度浮點(diǎn)乘法器的FPGA實(shí)現(xiàn)

本文使用Altera Quartus II 4.1仿真軟件, 采用的器件是EPF10K100EQ 240 -1, 對乘法器進(jìn)行了波形仿真, 并采用0.5CMOS工藝進(jìn)行邏輯綜合。
關(guān)鍵字： FPGA 精度浮點(diǎn) 乘法器

GiDEL在最新的開發(fā)系統(tǒng)中采用Altera的Stratix FPGA系列

　　Altera宣布，GiDEL的新一代PROC算法加速板和PROCxM原型開發(fā)系統(tǒng)的PC_X8 PCI Express (PCIe)適配器采用了Stratix® II、Stratix II GX和Stratix III FPGA。高性能Altera® Stratix FPGA使GiDEL能夠在新的PCIe應(yīng)用和設(shè)計(jì)人員開發(fā)系統(tǒng)中集成更多的功能，提升系統(tǒng)性能。　　GiDEL的PROCStar III開發(fā)系統(tǒng) 　　面向基于PCIe的嵌入式處理應(yīng)用，GiDEL的PROCStar III開
關(guān)鍵字：嵌入式系統(tǒng) 單片機(jī) Altera PROC FPGA MCU和嵌入式微處理器

賽靈思65nm產(chǎn)品摘取中國電子業(yè)界創(chuàng)新大獎(jiǎng)

　　賽靈思公司(Xilinx, Inc. )日前宣布其創(chuàng)新的65nm技術(shù)獲得了中國電子行業(yè)權(quán)威專家及電子設(shè)計(jì)社群的一致認(rèn)可，其業(yè)界唯一投入量產(chǎn)的65nmFPGA產(chǎn)品系列中的Virtex-5 LXT榮膺IDG集團(tuán)下屬權(quán)威電子雜志《電子設(shè)計(jì)技術(shù)》(EDN China)頒發(fā)的數(shù)字IC與可編程器件類2007年度“最佳產(chǎn)品獎(jiǎng)”, 該獎(jiǎng)項(xiàng)是EDN China年度創(chuàng)新獎(jiǎng)的最高榮譽(yù)。 2007年11月9日，EDN China雜志社在深圳舉辦的創(chuàng)新大會上授予了賽靈思公司該獎(jiǎng)項(xiàng)。　　2007年度EDN China創(chuàng)新獎(jiǎng)
關(guān)鍵字：嵌入式系統(tǒng) 單片機(jī) 賽靈思 FPGA IC MCU和嵌入式微處理器

高頻PCB設(shè)計(jì)過程中的電源噪聲的分析及對策

系統(tǒng)地分析了現(xiàn)今高頻PCB板中的電源噪聲干擾的各種表現(xiàn)形式及其成因，通過公式推導(dǎo)，結(jié)合工程經(jīng)驗(yàn)，提出了若干相應(yīng)的對策，最后歸納了對電源噪聲的抑制應(yīng)遵循的總的原則。
關(guān)鍵字：噪聲分析對策電源過程 PCB 設(shè)計(jì) 高頻

使用ISE設(shè)計(jì)工具優(yōu)化FPGA的功耗

　　自從Xilinx公司推出FPGA二十多年來，研發(fā)工作大大提高了FPGA的速度和面積效率，縮小了FPGA與ASIC之間的差距，使FPGA成為實(shí)現(xiàn)數(shù)字電路的優(yōu)選平臺。今天，功耗日益成為FPGA供應(yīng)商及其客戶關(guān)注的問題。　　降低FPGA功耗是降低封裝和散熱成本、提高器件可靠性以及打開移動電子設(shè)備等新興市場之門的關(guān)鍵。　　Xilinx在提供低功耗FPGA解決方案方面較有經(jīng)驗(yàn)。本文說明如何應(yīng)用計(jì)算機(jī)輔助設(shè)計(jì)(CAD)技術(shù)，如Xilinx ISE(集成軟件環(huán)境)9.2i版本軟件使功能有效降低。　　CM
關(guān)鍵字：嵌入式系統(tǒng) 單片機(jī) 0710_A 雜志_技術(shù)長廊 ISE FPGA MCU和嵌入式微處理器

基于FPGA的數(shù)字視頻轉(zhuǎn)換接口的設(shè)計(jì)與實(shí)現(xiàn)

　　引言　　本文從實(shí)際應(yīng)用的角度出發(fā)，采用FPGA作為主控芯片，設(shè)計(jì)了一款數(shù)字視頻接口轉(zhuǎn)換設(shè)備，該設(shè)備針對于MT9M111這款數(shù)字圖像傳感器產(chǎn)生的ITU-R BT.656格式數(shù)據(jù)進(jìn)行采集、色彩空間變換、分辨率轉(zhuǎn)換等操作，完成了從ITU-R BT.656格式數(shù)據(jù)到DVI格式數(shù)據(jù)的轉(zhuǎn)換，使得MT9M111數(shù)字圖像傳感器的BT656數(shù)據(jù)格式圖像能夠以1280
關(guān)鍵字：嵌入式系統(tǒng) 單片機(jī) 0710_A 雜志_高校園地 FPGA 數(shù)字視頻 MCU和嵌入式微處理器

電力自動抄表系統(tǒng)PCB靜電防護(hù)設(shè)計(jì)

這里簡要介紹居民電表集中抄表系統(tǒng)接口電路的PCB，在設(shè)計(jì)階段的電防護(hù)問題，分析了PCB板靜電防護(hù)的基本原理。在此基礎(chǔ)上給出集中抄表系統(tǒng)接口電路PCB的布局及單板之間通訊接口靜電防護(hù)的實(shí)現(xiàn)。 1．引言電力系統(tǒng)的計(jì)量設(shè)備對電磁兼容(EMC)有嚴(yán)格的要求，為保證設(shè)備穩(wěn)定可靠地工作，相關(guān)部門對計(jì)量設(shè)備進(jìn)行電磁兼容性強(qiáng)制檢測并要求通過。產(chǎn)品進(jìn)行靜電防護(hù)設(shè)計(jì)時(shí)，需要從設(shè)計(jì)初期進(jìn)行考慮，從原理圖設(shè)計(jì)、元器件選擇、PCB設(shè)計(jì)時(shí)就進(jìn)行靜電防護(hù)設(shè)計(jì)。本文將分析靜電對PCB上器件的影響，以及在實(shí)際PCB設(shè)計(jì)工作中應(yīng)對的方法。
關(guān)鍵字：電力自動抄表系統(tǒng) PCB 靜電防護(hù) IC電路板測試 PCB

基于FPGA設(shè)計(jì)安全的汽車通信網(wǎng)絡(luò)

　汽車工業(yè)正在經(jīng)歷一場無線技術(shù)革命，但安全威脅不解決，則可能削弱這塊新興的市場。由于高速網(wǎng)絡(luò)連接正設(shè)法進(jìn)入汽車領(lǐng)域，設(shè)計(jì)師面臨新通信標(biāo)準(zhǔn)實(shí)施的挑戰(zhàn)。許多已經(jīng)習(xí)慣于漫長開發(fā)周期的設(shè)計(jì)師, 現(xiàn)在則在為迅速給新型車輛配備用戶需求的電子設(shè)備而進(jìn)行競爭。為調(diào)整上市時(shí)間并駕馭出現(xiàn)的多個(gè)標(biāo)準(zhǔn)，設(shè)計(jì)師正轉(zhuǎn)向采用FPGA(現(xiàn)場可編程門陣列)。遺憾的是，由于汽車工業(yè)匆忙采用下一代基于fpga的汽車遠(yuǎn)程信息系統(tǒng)，幾乎沒有設(shè)計(jì)師能夠充分明白他們選
關(guān)鍵字： FPGA 汽車電子通信汽車網(wǎng)絡(luò)系統(tǒng)

高速數(shù)字電路的設(shè)計(jì)與仿真

摘要：介紹了專用于高速數(shù)字電路的仿真工具Hyperlynx，并使用它對高速數(shù)字電路中的阻抗匹配、傳輸線長度與串?dāng)_問題進(jìn)行布線前的模型建立和仿真，通過仿真結(jié)果分析給出了相應(yīng)解決辦法，尤其在傳輸線長度上提供了LVDS電路的解決辦法。通過軟件平臺對電路參數(shù)的設(shè)置進(jìn)行比較與分析，給出了高速數(shù)字電路設(shè)計(jì)的指導(dǎo)性結(jié)論。關(guān)鍵詞：信號完整性；高速電路；PCB；Hyperlynx，IBIS 高速數(shù)字系統(tǒng)設(shè)計(jì)成功的關(guān)鍵在于保持信號的完整，而影響信號完整性(即信號質(zhì)量)的因素主
關(guān)鍵字：設(shè)計(jì) 仿真 Hyperlynx 信號完整性高速電路 PCB IC電路板測試 PCB

Altera面向低成本FPGA收發(fā)器設(shè)計(jì)發(fā)售Arria GX開發(fā)套件

　　Altera宣布開始提供Arria™ GX FPGA系列的第一款開發(fā)套件，該系列是帶有收發(fā)器的無風(fēng)險(xiǎn)、低成本FPGA。Arria GX開發(fā)套件為PCI Express (PCIe)、Serial RapidIO® (SRIO)和千兆以太網(wǎng)(Gbe)等高速串行接口設(shè)計(jì)提供了可靠的開發(fā)和測試環(huán)境。套件幫助系統(tǒng)設(shè)計(jì)人員降低了成本，節(jié)省了設(shè)計(jì)時(shí)間。系統(tǒng)設(shè)計(jì)人員可以利用該套件作為自己設(shè)計(jì)的起點(diǎn)。　　Arria GX開發(fā)套件面向PCIe x1和x4、SRIO以及千兆以太網(wǎng)設(shè)計(jì)。它包括PCI
關(guān)鍵字：嵌入式系統(tǒng) 單片機(jī) Altera FPGA 收發(fā)器 MCU和嵌入式微處理器

應(yīng)用SoPC Builder開發(fā)電子系統(tǒng)

摘要：本文從系統(tǒng)總線設(shè)計(jì)、用戶自定義指令和FPGA協(xié)處理器的應(yīng)用這三個(gè)方面詳細(xì)介紹了如何應(yīng)用SoPC設(shè)計(jì)思想和SoPC Builder工具來開發(fā)電子系統(tǒng)。通過應(yīng)用SoPC Builder開發(fā)工具，設(shè)計(jì)者可以擺脫傳統(tǒng)的、易于出錯(cuò)的軟硬件設(shè)計(jì)細(xì)節(jié)，從而達(dá)到加快項(xiàng)目開發(fā)、縮短開發(fā)周期、節(jié)約開發(fā)成本的目的。關(guān)鍵詞：SoPC；SoPC Builder；FPGA 引言隨著技術(shù)的進(jìn)一步發(fā)展，SoC設(shè)計(jì)面臨著一些諸如如何進(jìn)行軟硬件協(xié)同設(shè)計(jì)，如何縮短電子產(chǎn)品開發(fā)周
關(guān)鍵字： SoPC Builder FPGA 軟硬件設(shè)計(jì) 系統(tǒng)總線其他IC 制程

何謂SOPC

SOPC一詞主要是源自Altera, 其涵義是因?yàn)槟壳癈PLD/FPGA的容量愈來愈大, 性能愈來愈好, 加上價(jià)格下跌的推波助瀾之下, 以往ASIC產(chǎn)品才能具有的 SoC觀念, 也能移植到CPLD/FPGA上, 并且因?yàn)镃PLD/FPGA的可編程(Programmable)能力, 使得CPLD/FPGA不僅能實(shí)現(xiàn)一個(gè)高復(fù)難度的系統(tǒng), 而且還能快速改變系統(tǒng)的特性. 類似的觀念也鑒于Xilinx的Platfor
關(guān)鍵字： SOPC CPLD FPGA SoC ASIC

基于狀態(tài)機(jī)的語音電子密碼鎖設(shè)計(jì)

　　引言　　隨著電子技術(shù)的發(fā)展，具有防盜報(bào)警、語音提示等功能的電子密碼鎖代替密碼量少、安全性差的機(jī)械式密碼鎖已是必然趨勢。目前大部分密碼鎖采用單片機(jī)進(jìn)行設(shè)計(jì)，電路較復(fù)雜，性能不夠靈活。本文采用先進(jìn)的EDA(電子設(shè)計(jì)自動化)技術(shù)，利用QuartusⅡ工作平臺和VHDL(超高速集成電路硬件描述語言)，設(shè)計(jì)了一種新型的電子密碼鎖。該密碼鎖具有密碼預(yù)置、修改、語音提示和3次輸入錯(cuò)誤則系統(tǒng)進(jìn)入定時(shí)鎖定并報(bào)警等功能，用FPGA(現(xiàn)場可編程門陣列)芯片和語音芯片ISD2560實(shí)現(xiàn)。由于充分利用了FPGA芯片密度大
關(guān)鍵字：工業(yè)控制 FPGA 電子密碼鎖 VHDL 遙控技術(shù)