EEPW首頁(yè) >>
主題列表 >>
pcb layout
pcb layout 文章 進(jìn)入pcb layout技術(shù)社區(qū)
獲得信號(hào)完整性的測(cè)量技術(shù)
- TDR(時(shí)域反射)測(cè)量可以為一根電纜或PCB(印制電路板)走線的信號(hào)完整性提供直接描述,以及分析IC的性能與故...
- 關(guān)鍵字: 信號(hào)完整性 測(cè)量技術(shù) PCB
PCB布線技術(shù)中的抗干擾設(shè)計(jì)
- 摘 要:本文通過(guò)幾個(gè)典型的例子分析了各種干擾產(chǎn)生的途徑和原因,介紹了PCB(Printing Circuit Board)設(shè)計(jì)中的一些特殊規(guī)則及抗干擾設(shè)計(jì)的要求。關(guān)鍵詞:布線技術(shù) 電磁干擾 PCB PROTEL軟件隨著電子技術(shù)的飛速發(fā)展,P
- 關(guān)鍵字: PCB 布線技術(shù) 抗干擾設(shè)計(jì)
基于電磁兼容技術(shù)的多層PCB布線設(shè)計(jì)
- 摘 要:隨著現(xiàn)代電子技術(shù)的發(fā)展以及芯片的高速化和集成化,各種電子設(shè)備系統(tǒng)內(nèi)外的電磁環(huán)境更加復(fù)雜,因此在印制電路板的電路設(shè)計(jì)階段考慮電磁兼容性( EMC) 設(shè)計(jì)是非常重要的. 以12層板為例討論了多層PCB分層方法、布線
- 關(guān)鍵字: PCB 電磁兼容技術(shù) 布線設(shè)計(jì) 多層
pcb layout介紹
您好,目前還沒有人創(chuàng)建詞條pcb layout!
歡迎您創(chuàng)建該詞條,闡述對(duì)pcb layout的理解,并與今后在此搜索pcb layout的朋友們分享。 創(chuàng)建詞條
歡迎您創(chuàng)建該詞條,闡述對(duì)pcb layout的理解,并與今后在此搜索pcb layout的朋友們分享。 創(chuàng)建詞條
關(guān)于我們 -
廣告服務(wù) -
企業(yè)會(huì)員服務(wù) -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢有限公司
京ICP備12027778號(hào)-2 北京市公安局備案:1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢有限公司
京ICP備12027778號(hào)-2 北京市公安局備案:1101082052 京公網(wǎng)安備11010802012473