vhdl 文章進入vhdl 技術社區(qū)

基于FPGA的可編程定時器/計數(shù)器8253的設計與實現(xiàn)

摘要：本文介紹了可編程定時器/計數(shù)器8253的基本功能，以及一種用VHDL語言設計可編程定時器/計數(shù)器8253的方法，詳述了其原理和設計思想，并利用Altera公司的FPGA器件ACEX 1K予以實現(xiàn)。關鍵詞：FPGA；IP；VHDL 引言在工程上及控制系統(tǒng)中，常常要求有一些實時時鐘，以實現(xiàn)定時或延時控制，如定時中斷，定時檢測，定時掃描等，還要求有計數(shù)器能對外部事件計數(shù)。要實現(xiàn)定時或延時控制，有三種主要方法：軟件定時、不可編程的硬件定時、可編程的硬件定時器。其中可編
關鍵字： FPGA IP VHDL

基于FPGA的非對稱同步FIFO設計

摘要：本文在分析了非對稱同步FIFO的結構特點及其設計難點的基礎上，采用VHDL描述語言，并結合FPGA，實現(xiàn)了一種非對稱同步FIFO的設計。關鍵詞：非對稱同步FIFO；VHDL；FPGA；DLL；BlockRAM引言FIFO是一種常用于數(shù)據(jù)緩存的電路器件，可應用于包括高速數(shù)據(jù)采集、多處理器接口和通信中的高速緩沖等各種領域。然而在某些應用，例如在某數(shù)據(jù)采集和處理系統(tǒng)中，需要通過同步FIFO來連接8位A/D和16位數(shù)據(jù)總線的MCU，但是由于目前同步FIFO器件的輸入與輸
關鍵字： BlockRAM DLL FPGA VHDL 非對稱同步FIFO 存儲器

基于FPGA的高速數(shù)字鎖相環(huán)的設計與實現(xiàn)

摘要：本文提出了一種利用邊沿觸發(fā)鑒相縮短鎖相環(huán)捕獲時間的方案，并詳細介紹了該方案基于FPGA的實現(xiàn)方法。通過對所設計的鎖相環(huán)進行計算機仿真和硬件測試，表明該方案確實可以提高鎖相環(huán)的捕獲性能。關鍵詞：數(shù)字鎖相環(huán)(DPLL)；捕獲時間；FPGA；VHDL引言捕獲時間是鎖相環(huán)的一個重要參數(shù)，指的是鎖相環(huán)從起始狀態(tài)到達鎖定狀態(tài)所需時間。在一些系統(tǒng)中，如跳頻通信系統(tǒng)，由于系統(tǒng)工作頻率不斷地發(fā)生快速變化(每秒幾百次到幾千次，甚至高達上萬次)，要求鎖相環(huán)能夠對信號相位快速捕獲。因此
關鍵字： FPGA VHDL 捕獲時間數(shù)字鎖相環(huán)(DPLL)

用CPLD實現(xiàn)Gollmann密鑰流發(fā)生器

摘要：本文根據(jù)Gollmann密鑰流發(fā)生器的原理和偽隨機序列產生的程序，利用VHDL語言和CPLD，設計出Gollmann密鑰流發(fā)生器。該發(fā)生器滿足一般的加密要求，可以保護信息傳輸?shù)陌踩ｊP鍵詞：Gollmann ；VHDL ；CPLD；偽隨機序列引言對通信數(shù)據(jù)進行加密的方法可分為兩大類：軟加密和硬加密。其中硬加密具有加密強度大、可靠性高等特點。本文根據(jù)流密碼發(fā)生器原理，用CPLD設計出了Gollmann流密碼發(fā)生器。原理密碼安全的偽隨機序列發(fā)生器用于流密碼時十分理想
關鍵字： CPLD Gollmann VHDL 偽隨機序列

基于FPGA的同步測周期高精度數(shù)字頻率計的設計

摘要：本文介紹了一種同步測周期計數(shù)器的設計，并基于該計數(shù)器設計了一個高精度的數(shù)字頻率計。文中給出了計數(shù)器的VHDL編碼，并對頻率計的FPGA實現(xiàn)進行了仿真驗證，給出了測試結果。關鍵詞：頻率計；VHDL；FPGA；周期測量在現(xiàn)代數(shù)字電路設計中，采用FPGA結合硬件描述語言VHDL可以設計出各種復雜的時序和邏輯電路，具有設計靈活、可編程、高性能等優(yōu)點。本文將介紹一種基于FPGA，采用同步測周期的方法來實現(xiàn)寬頻段高精度數(shù)字頻率計的設計。圖1 同步測周期計數(shù)器
關鍵字： FPGA VHDL 頻率計周期測量

一種用VHDL設計嵌入式Web Server的方案

一種用VHDL設計嵌入式Web Server的方案,本文介紹一種基于硬件來實現(xiàn)嵌入式Web Server的方案。
關鍵字： Server 方案 Web 嵌入式設計 VHDL

基于VHDL的I2C總線控制核設計

從狀態(tài)機的角度，介紹一種I2C控制核的VHDL設計方法。
關鍵字： VHDL I2C 總線控制

VHDL中Loop動態(tài)條件的可綜合轉化

論述VHDL中Loop語句動態(tài)表達式的可綜合性問題，提出三種解決方法：直接代入法、邊界擴充法和計數(shù)器法，并對比這三類方法的適用性。
關鍵字： VHDL Loop 動態(tài) 轉化

在PLD開發(fā)中提高VHDL的綜合質量

介紹可編程邏輯器件的開發(fā)流程，敘述EDA工具Quartus II和LeonardoSpectrum在Altera公司CPLD器件開發(fā)中的應用。
關鍵字： VHDL PLD 質量

使用LeonardoSpectrum綜合Xilinx FPGA的VHDL程序

摘要：本文總結了使用LeonardoSpectrum綜合Xilinx FPGA的VHDL程序應用，以及在VHDL中使用不同類型RAM的方法。關鍵詞： LeonardoSpectrum；FPGA；VHDLLeonardoSpectrum 是Mentor Graphics公司設計的功能強大的EPLD/FPGA/ASIC綜合工具，支持大部分EPLD/FPGA廠商的產品。LeonardoSpectrum支持VHDL、Verilog、EDIF的綜合、優(yōu)化和定時分析，可
關鍵字： FPGA LeonardoSpectrum VHDL

共250條 17/17 |‹ « 8 9 10 11 12 13 14 15 16 17

vhdl 介紹

VHDL的英文全名是Very-High-Speed Integrated Circuit HardwareDescription Language,誕生于1982年。1987年底，VHDL被IEEE和美國國防部確認為標準硬件描述語言。自IEEE公布了VHDL的標準版本，IEEE-1076（簡稱87版)之后，各EDA公司相繼推出了自己的VHDL設計環(huán)境，或宣布自己的設計工具可以和VHDL接口。此后 [ 查看詳細 ]

vhdl 相關帖子

資料分享 | 講義《VHDL編程風格與技巧》pdf下載
選擇VHDL還是Verilog.pdf
VHDL算術邏輯器件設計.pdf
基于VHDL的4PSK調制器設計與仿真.pdf
5級M序列生成總有問題！求大神幫忙看下，到底是哪里不對？
CPLD VHDL 如何在一個時鐘周期的低電平期間產生多個脈沖？
電子鐘VHDL設計
vhdl_vhdl是什么

vhdl 資料下載

VHDL語言基礎的學習課件免費下載
FPGA，Verilog，vhdl
FPGA，Verilog，vhdl
VHDL編程風格.pdf
選擇VHDL還是Verilog.pdf
FPGA，Verilog，vhdl
FPGA，Verilog，vhdl
FPGA，Verilog，vhdl

vhdl 文章 進入vhdl 技術社區(qū)

vhdl 介紹

vhdl 電路

vhdl 相關帖子

vhdl 資料下載

熱門主題

vhdl 文章進入vhdl 技術社區(qū)