vhdl 文章進(jìn)入vhdl 技術(shù)社區(qū)

基于VHDL語言的幾種消抖電路的設(shè)計

摘要：按鍵被廣泛用于基于FPGA的數(shù)字電路系統(tǒng)設(shè)計中，機(jī)械式按鍵開關(guān)在按鍵操作時經(jīng)常會出現(xiàn)抖動現(xiàn)象，如果不進(jìn)行消除將會造成電路系統(tǒng)的誤操作?；诖私榻B了基于VHDL語言的計數(shù)器型消抖電路、D觸發(fā)器型消抖電路、狀
關(guān)鍵字： VHDL 消抖電路

基于FPGA 與VHDL 的微型打印機(jī)的驅(qū)動設(shè)計

摘要：為了取代傳統(tǒng)利用單片機(jī)驅(qū)動微型打印機(jī)，使用Alt era 公司的FPGA 芯片EP3C25Q240C8N 設(shè)計驅(qū)動打印機(jī)的硬件控制電路，并正確控制微型打印機(jī)的工作時序。軟件使用硬件描述語言VH DL 實(shí)現(xiàn)對微型打印機(jī)的時序控
關(guān)鍵字： FPGA VHDL 微型打印機(jī) 驅(qū)動設(shè)計

基于FPGA與VHDL的微型打印機(jī)的驅(qū)動設(shè)計

摘要：為了取代傳統(tǒng)利用單片機(jī)驅(qū)動微型打印機(jī)，使用Altera公司的FPGA芯片EP3C225Q240C8N設(shè)計驅(qū)動打印機(jī)的硬件控制電路，并正確控制微型打印機(jī)的工作時序。軟件使用硬件描述語言VHDL實(shí)現(xiàn)對微型打印機(jī)的時序控制，并通
關(guān)鍵字： FPGA VHDL 微型打印機(jī) 驅(qū)動設(shè)計

自動售貨機(jī)控制模塊VHDL程序設(shè)計及FPGA實(shí)現(xiàn)

近年來,隨著集成電路技術(shù)的迅猛發(fā)展,特別是可編程邏輯器件的高速發(fā)展,EDA（ElectronicDesignAutomatio...
關(guān)鍵字： EDA FPGA VHDL Quartus

Verilog HDL與VHDL及FPGA的比較分析

Verilog HDL與VHDL及FPGA的比較分析,　Verilog HDL　　優(yōu)點(diǎn)：類似C語言，上手容易，靈活。大小寫敏感。在寫激勵和建模方面有優(yōu)勢?！　∪秉c(diǎn)：很多錯誤在編譯的時候不能被發(fā)現(xiàn)。　　VHDL　　優(yōu)點(diǎn)：語法嚴(yán)謹(jǐn)，層次結(jié)構(gòu)清晰。　　缺點(diǎn)：熟悉時間長，不夠靈
關(guān)鍵字：比較分析 FPGA VHDL HDL Verilog

一種用VHDL設(shè)計實(shí)現(xiàn)的有線電視機(jī)頂盒信源發(fā)生

本文介紹了一種數(shù)據(jù)格式轉(zhuǎn)換的設(shè)計方案。該方案采用VHDL對一塊CPLD芯片進(jìn)行編程，使其實(shí)現(xiàn)從16位并行數(shù)據(jù)到8位并行數(shù)據(jù)的轉(zhuǎn)換，并將EISA口的數(shù)據(jù)輸出速率提高一倍，達(dá)到信源要求。
關(guān)鍵字： VHDL 設(shè)計實(shí)現(xiàn) 發(fā)生有線電視機(jī)頂盒

數(shù)字電壓表的VHDL設(shè)計與實(shí)現(xiàn)

數(shù)字電壓表的VHDL設(shè)計與實(shí)現(xiàn),介紹數(shù)字電壓表的組成及工作原理，論述了基于VHDL語言和FPGA芯片的數(shù)字系統(tǒng)的設(shè)計思想和實(shí)現(xiàn)過程。
　　關(guān)鍵詞：數(shù)字電壓表；VHDL語言；FPGAVHDL Realization of Digital VoltmeterZHAO Xiaobo, LIU Zhanwei, LI Su
關(guān)鍵字：實(shí)現(xiàn) 設(shè)計 VHDL 電壓表數(shù)字

基于VHDL語言的智能撥號報警器的設(shè)計

基于VHDL語言的智能撥號報警器的設(shè)計,介紹了以EDA技術(shù)作為開發(fā)手段的智能撥號報警系統(tǒng)的實(shí)現(xiàn)。本系統(tǒng)基于VHDL語言，采用FPGA作為控制核心，實(shí)現(xiàn)了遠(yuǎn)程防盜報警。該報警器具有體積小、可靠性高、靈活性強(qiáng)等特點(diǎn)。

　　關(guān)鍵詞：VHDL語言 FPGA ASIC DTM
關(guān)鍵字：報警器設(shè)計撥號智能 VHDL 語言基于

基于VHDL的矩陣鍵盤及顯示電路設(shè)計

為了有效防止機(jī)械式鍵盤按鍵抖動帶來的數(shù)據(jù)錯誤，這里在QuartusⅡ開發(fā)環(huán)境下，采用VHDL語言設(shè)計了一種能夠?qū)C(jī)械式4×4矩陣鍵盤的按鍵值依次顯示到8個7段數(shù)碼管上的矩陣鍵盤及顯示電路。仿真結(jié)果表明，所設(shè)計的矩陣鍵盤及顯示電路成功地實(shí)現(xiàn)了按鍵防抖和按鍵數(shù)據(jù)的準(zhǔn)確顯示。以ACEXlK系列EPlK30QC208芯片為硬件環(huán)境，驗(yàn)證了各項(xiàng)設(shè)計功能的正確性。
關(guān)鍵字：顯示電路設(shè)計鍵盤矩陣 VHDL 基于

基于VHDL和FPGA的多種分頻的實(shí)現(xiàn)方法

基于VHDL和FPGA的多種分頻的實(shí)現(xiàn)方法,分頻器是數(shù)字系統(tǒng)設(shè)計中的基本電路，根據(jù)不同設(shè)計的需要，我們會遇到偶數(shù)分頻、奇數(shù)分頻、半整數(shù)分頻等，有時要求等占空比，有時要求非等占空比。在同一個設(shè)計中有時要求多種形式的分頻。通常由計數(shù)器或計數(shù)器的級聯(lián)
關(guān)鍵字：實(shí)現(xiàn) 方法多種 FPGA VHDL 基于

基于VHDL的16路可調(diào)速彩燈控制器設(shè)計

彩燈作為一種常見的裝飾，在生活中應(yīng)用廣泛。為了使彩燈變得更加絢麗多彩，這里在QuartusⅡ開發(fā)環(huán)境下，用VIIDL語言設(shè)計了一種可用于控制16路彩燈，具有4種彩燈變換模式，且變換速度可調(diào)的彩燈控制器。仿真結(jié)果表明，所設(shè)計的彩燈控制器成功地實(shí)現(xiàn)了4種變換模式的循環(huán)和各種變換速度的調(diào)節(jié)。最后，以ACEXlK系列EPlK30QC208芯片為硬件環(huán)境，驗(yàn)證了各項(xiàng)設(shè)計功能的正確性。
關(guān)鍵字：控制器設(shè)計彩燈調(diào)速 VHDL 路可基于

新型SDH系統(tǒng)設(shè)計及FPGA仿真

電子產(chǎn)品世界,為電子工程師提供全面的電子產(chǎn)品信息和行業(yè)解決方案,是電子工程師的技術(shù)中心和交流中心,是電子產(chǎn)品的市場中心,EEPW 20年的品牌歷史,是電子工程師的網(wǎng)絡(luò)家園
關(guān)鍵字： VHDL 發(fā)接復(fù)用器 DH系統(tǒng) FPGA仿真

基于VHDL和發(fā)接復(fù)用器的SDH系統(tǒng)設(shè)計及FPGA仿真

基于VHDL和發(fā)接復(fù)用器的SDH系統(tǒng)設(shè)計及FPGA仿真,　　針對目前國內(nèi)SDH系統(tǒng)中還沒有一個專門的E1分接復(fù)用芯征，本文介紹一種用高級硬件描述語言VHDL及狀態(tài)轉(zhuǎn)移圖完成該發(fā)接復(fù)用器的設(shè)計的新型設(shè)計方法及其FPGA實(shí)現(xiàn)。并給出了用Xilinx FoundaTIon tools EDA軟件設(shè)計的
關(guān)鍵字：設(shè)計 FPGA 仿真系統(tǒng) SDH VHDL 復(fù)用器基于

基于FPGA和VHDL語言的多按鍵狀態(tài)識別系統(tǒng)

基于FPGA和VHDL語言的多按鍵狀態(tài)識別系統(tǒng),　這里提出一種利用FPGA的I/0端口數(shù)多和可編程的特點(diǎn)，采用VHDL語言的多按鍵狀態(tài)識別系統(tǒng)，實(shí)現(xiàn)識別60個按鍵自由操作，并簡化MCU的控制信號。　　2 系統(tǒng)設(shè)計方案　　FPGA是一種可編程邏輯器件，它具有良好性能、極高
關(guān)鍵字：狀態(tài) 識別系統(tǒng) 按鍵語言 FPGA VHDL 基于

共250條 11/17 |‹ « 8 9 10 11 12 13 14 15 16 17 »

vhdl 介紹

VHDL的英文全名是Very-High-Speed Integrated Circuit HardwareDescription Language,誕生于1982年。1987年底，VHDL被IEEE和美國國防部確認(rèn)為標(biāo)準(zhǔn)硬件描述語言。自IEEE公布了VHDL的標(biāo)準(zhǔn)版本，IEEE-1076（簡稱87版)之后，各EDA公司相繼推出了自己的VHDL設(shè)計環(huán)境，或宣布自己的設(shè)計工具可以和VHDL接口。此后 [ 查看詳細(xì) ]